XILINX

자일링스의 단일 FPGA로 수백 개의 신호를 디지털화하는 방법

2016-09-21

  • Simulating with Cadence IES in Vivado

    2015-04-07

    Learn how to use Vivado design suite to compile simulation libraries and simulate a design using Cadence Incisive Enterprise simulator. For More Vivado Tutorials please visit: http://www.xilinx.com/training/vivado

  • Simulating with Mentor Questa in Vivado

    2015-04-07

    Learn how to use Vivado design suite to compile simulation libraries and simulate a design using Mentor Questa Advanced simulator. For More Vivado Tutorials please visit: http://www.xilinx.com/training/vivado

  • How to Develop and Debug using XSCT

    2015-05-04

    Learn how to develop and debug using XSCT, Xilinx Software Command-Line Tool. The video demonstrates how the XSCT acts as a Command-line console for Xilinx SDK.

  • Using New Dashboards in Vivado Logic Analyzer

    2015-04-20

    Learn about the new dashboard improvements introduced in Vivado 2015.1, how to use them in Vivado Logic Analyzer, and benefits of using them. For More Vivado Tutorials please visit: http://www.xilinx.com/training/vivado

  • What's New in Vivado 2015.1

    2015-04-20

    Learn what's new in the Vivado Design Suite 2015.1. We'll review the new Vivado Lab Edition, interactive CDC analysis, accelerated simulation flows and updated UltraScale support. For More Vivado Tutorials please visit: http://www.xilinx.com/training/vivado

  • Xilinx SDK Overview

    2015-05-07

    Learn how the Xilinx SDK provides you with all the tools you need to create, develop, debug, and deploy your embedded software applications on Zynq all-programmable devices. This video gives you a comprehensive high-level overview of the Xilinx SDK tool and describes the various features that make embedded software development simple and easy.

  • Kintex UltraScale DSP Kit with 8 Lane JESD204B interface

    2015-04-14

    The video highlights the Xilinx® Kintex® UltraScale FPGA Analog Devices JESD204B DSP Kit featuring the Xilinx Kintex UltraScale KCU105 development board with the KU40 device paired up with the Analog Devices AD-FMCDAQ2-EBZ high-speed analog FMC module. An 8 lane JESD204B interface is used to interface the data converters to the FPGA using GTX serial transceivers at the full 12.5 GSPS line ..

  • Working with System Generator for DSP and Platform Design Flows from IP Integrator

    2015-05-01

    Learn how automation allows DSP system architects, platform designers, and software engineers to work together to build Systems on a Chip. For More Vivado Tutorials please visit: http://www.xilinx.com/training/vivado

  • Xilinx, 울트라스케일 20nm 제품으로 JDSU ONT 400G 이더넷 테스트 플랫폼 활성화

    2015-04-09

    자일링스 코리아 (지사장 안흥식) 2015년 4월 9일 – 자일링스는 JDSU ONT 400G 이더넷 테스트 플랫폼에 이용할 수 있는 버텍스® 울트라 스케일™(Virtex® UltraScale™) 20nm FPGA를 출시한다고 밝혔다. 이 새로운 플랫폼은 400G 대역을 제공하며 더 확실한 패킷-투-패킷 기반 정밀 분석이 가능하여 최신 400G 애플리케이션의 요구 및 복잡성을 충족시킨다. 자일링스® 버텍스® 울트라스케일™ VU095 디바이스는 전례 없는 레벨 성능 및 시스템 통합과 최소 칩-투-칩(Chip-to-Chip) 오버헤드를 위한 단일 패스 아키텍처가 가능한 대역을 제공하는 ONT 400G 이더넷 테스트 플랫폼의 주요 컴포넌트이다..

EEWEBINAR
인터넷신문위원회

[열린보도원칙] 당 매체는 독자와 취재원 등 뉴스이용자의 권리 보장을 위해 반론이나 정정보도, 추후보도를 요청할 수 있는 창구를 열어두고 있음을 알려드립니다.

고충처리인 장은성 070-4699-5321 , news@e4ds.com

Top