| DRAM, AI 성능 강화 CPU에 걸림돌 돼버려
| SMC 1000 8x25G, DRAM 채널 4배 더 허용
| 8bit OMI 25Gbps 레인으로 CPU와 연결

AI와 머신러닝 워크로드에 대한 연산 수요가 증가하면서 병렬로 부착된 기존의 DRAM 메모리는 더 많은 메모리 대역폭을 제공하기 위해 많은 메모리 채널을 필요로 하는 차세대 CPU에 있어 큰 장애물로 대두되었다.

마이크로칩 테크놀로지는 8일, 시리얼 메모리 컨트롤러(Serial Memory Controller; SMC) 출시를 통해 메모리 인프라 시장 진출을 선언했다.

SMC 1000 8x25G는 CPU 및 여타 컴퓨팅 집약적인 SoC가 동일한 패키지 풋프린트 내에서 병렬로 부착된 DDR4 DRAM의 메모리 채널을 4배 더 사용할 수 있게 한다.

마이크로칩의 시리얼 메모리 컨트롤러는 지연시간이 극도로 짧은 이러한 컴퓨팅 집약적인 플랫폼에 더 높은 메모리 대역폭과 매체 독립성을 제공한다.

CPU 내 프로세싱 코어의 수가 증가하면서 각 프로세싱 코어에 이용 가능한 평균 메모리 대역폭이 감소하였는데, 이는 CPU 및 SoC 디바이스가 더 많은 코어 수에 대한 필요를 충족시키기 위해 단일 칩 상의 병렬 DDR 인터페이스 수를 확대하는 것이 불가능하기 때문이었다.

SMC 1000 8x25G는 8비트 오픈 메모리 인터페이스(OMI)를 준수하는 25Gbps 레인을 통해 CPU에 연결되고, 72비트 DDR4 3200 인터페이스를 통해 메모리에 연결된다. 그 결과 필요한 호스트 CPU의 수 또는 DDR4 메모리 채널별 SoC 핀 수가 상당 부분 감소하면서, 더 많은 메모리 채널이 허용되었으며 이용 가능한 메모리 대역폭이 증가되었다.

CPU 또는 OMI 내장 SoC는 각 타입별로 특별한 메모리 컨트롤러를 통합시키지 않고도 가격, 소비전력, 성능 면에서 상이한 지표를 가진 다양한 매체 타입의 조합을 사용할 수 있다.

대조적으로 현재의 CPU와 SoC 메모리 인터페이스는 대체로 DDR4와 같은 특정한 DDR 인터페이스 프로토콜에 특정한 인터페이스 비율로 고정되어 있다.

SMC 1000 8x25G는 매체 독립적인 OMI 인터페이스를 가능하게 하는 마이크로칩 최초의 메모리 인프라 제품이다.

데이터센터 애플리케이션 워크로드는 현재의 병렬-DDR에 기반을 둔 메모리 제품과 동일한 고성능 대역폭 및 짧은 지연시간 결과를 제공하기 위해 OMI 기반의 DDIMM 메모리 제품을 필요로 한다.

마이크로칩의 SMC 1000 8x25G는 LRDIMM이 포함된 기존 통합 DDR 컨트롤러와 비교하여 4ns 미만의 지연시간을 갖는 저지연 설계가 특징이다. 그 결과 OMI 기반의 DDIMM 제품은 LRDIMM 제품과 비교하여 거의 동일한 대역폭과 지연 성능을 갖게 되었다.

OMI 표준을 준수하는 시스템을 구축하는 고객을 지원하기 위해, SMC 1000은 내장된 디자인 및 세부 사항과 더불어 ChipLink 진단 툴을 제공한다.

SMC 1000 8x25G는 현재 샘플 생산 중에 있다.