전력 회사들은 전력 생산량을 늘리는 대신 고객에게 전송되는 전력의 품질을 향상시킴으로써 전력 전송 및 배전의 효율성을 높인다. 그리고 전력 시스템에 결함 허용을 부여하는 동시에 향상된 보호, 모니터링, 제어, 자동화 기능을 통해서 장비의 수명을 연장시킴으로써 가동 중단 시간을 최소화하고 운영 비용을 절감한다.

예를 들어, 결함 허용 전력 시스템은 결함 전류를 줄이고, 센서를 사용해 장비에 지능을 추가하고 통신 기능을 통해서 2차 보호 장비로 연결할 수 있다. 이러한 장비는 결함 전류를 정확하게 감지하고 결함 조건을 제거하는 시간을 단축할 수 있다. 원격 동작을 통해서 결함 부위를 재빨리 정확하게 파악하여 중단 시간을 최소화하고, 서비스 복구 시간을 단축하여 중복성을 구축하고 신뢰성을 높이며, 데이터 분석을 통해서 장비 결함을 조기에 예측 및 방지한다. 송전선, 전력 변압기, 회로 차단기 및 부하 스위치와 같은 1차 장비는 전력 시스템 무결성과 계속적인 전력 공급을 유지하기 위해서 중요한 역할을 한다.
또 하이엔드 2차 장비로는 1차 장비의 보호, 모니터링, 제어, 미터링, 전력 품질 분석용으로 AC 아날로그 입력 모듈과 단말 장치(원격 단말기, 분배 단말기, 피더 단말기, 위상벡터 측정 유닛 등)로 이루어진 보호 릴레이가 포함된다. 전력 회사들은 장비와 전력망을 보호하고 결함을 가능한 조기에 예측하기 위해서 다중의 보호 알고리즘과 진단 기법들을 구현 및 개선하고 있다.

이러한 장비로 연결된 대부분의 센서는 자신이 측정하는 파라미터(전압, 전류, 온도 등)에 비례하는 아날로그 출력을 제공한다. 이에 1차 장비에 연결된 다양한 센서의 아날로그 출력을 포착하기 위해 데이터 수집 시스템에서 아날로그 입력 채널을 확장해야 할 필요성이 커지고 있다. 데이터 수집은 전압, 전류, 온도 같은 전기적 입력을 정확하게 측정 및 처리하는 것을 말한다. 따라서 샘플링 속도를 선택할 수 있어야 하고 신호 프로세서를 사용해서 측정된 파라미터를 실시간으로 처리할 수 있어야 한다.

고성능 데이터 수집 시스템의 주요 요구 사항은 다음과 같다.

▲다중 채널 수집 및 중복성을 위해서 2개 혹은 그 이상의 다중 ADC를 사용해서 여러 센서(4개, 8개, 16개, 혹은 그 이상)로부터의 아날로그 입력을 샘플링 해야 한다.

▲전기적 파라미터를 정확하게 측정하기 위해서 16bit 혹은 그 이상의 정밀한 SAR(연속 근사 레지스터) 또는 델타-시그마 ADC를 사용해야 한다.

▲IEC 61850-9-2 표준에 따른 측정이나 보호 요구를 기반으로 샘플링 속도를 변경할 수 있어야 하고(보호용으로는 80 샘플 및 측정용으로는 256 샘플 사용), 입력을 일관성 있게 샘플링 할 수 있어야 한다. 그래야 변화하는 라인 주파수에 부합하게 샘플링 속도를 유지할 수 있다.

▲입력들을 동시에 샘플링하여 전압과 전류 위상 각도 관계를 유지함으로써 보호 알고리즘을 간소화하고 트립 시간을 단축할 수 있다.

▲ADC로 샘플링된 디지털 데이터를 실시간으로 수집하기 위해서 다중의 ADC를 호스트 프로세서로 인터페이싱해야 한다.

▲다중의 ADC로부터 동시에 샘플을 수집하고 복잡한 전기 매개 변수 연산을 포함하여 실시간으로 처리할 수 있는 호스트 프로세서가 필요하다.

▲시스템 복잡성이 높아지는 것에 대한 시스템 비용이 최적화되어야 한다.

▲시스템 성능과 신뢰성을 높이기 위해서는 디지털 아이솔레이터를 사용해서 호스트 프로세서로의 ADC 인터페이스를 절연시켜야 한다.

사용 가능한 ADC 아키텍처는 여러 가지가 있다. 가장 일반적인 것은 SAR이나 델타-시그마이며, ADC와 호스트 프로세서 간의 인터페이스는 병렬이나 직렬을 사용할 수 있다. 각각의 호스트 인터페이스 방법마다 장점이 있다. 직렬 인터페이스를 데이지 체인 구성에서 사용하는 것이 여러 ADC를 데이지 체인으로 연결할 수 있기 때문에 가장 간단한 방법이지만 쓰루풋이 떨어진다는 단점이 있다. 병렬 인터페이스는 높은 쓰루풋을 제공하지만, ADC 선택폭이 제한되고 비용과 보드 복잡성이 증가한다.

또 개별적으로 제어 가능한 칩 선택 기능이 있는 다중의 SPI(serial peripheral interface) 포트를 사용하여 더 높은 쓰루풋을 달성하며 샘플링 유연성을 유지한다. 인터페이싱하려는 ADC의 수에 따라서 필요한 SPI 포트 수가 증가하고, 그에 따른 실시간 처리 성능 또한 늘어난다. 그러므로 SPI 포트와 실시간 프로세싱 성능이 제한적이므로 사용할 수 있는 호스트 프로세서는 제한적이다.

결과적으로서 일부 개발자들은 필요한 샘플링 유연성과 데이터 쓰루풋을 달성하기 위해서 ADC 인터페이싱에 다중의 SPI 포트를 사용할 수 있는 FPGA를 채택하기도 한다. 하지만 이 아키텍처는 휴먼 머신 및 통신 인터페이스를 위해서 추가적인 애플리케이션 프로세서를 필요로 하므로 시스템 비용과 복잡성을 높인다.

TI의 다중 ADC를 사용해서 동시적이며 일관된 데이터 수집을 위한 인터페이스(PRU-ICSS) 레퍼런스 디자인은 프로그래머블 이득 증폭기(PGA), 정밀 레퍼런스, SPI 직렬 인터페이스 같은 주변장치 기능을 통합한 16비트 SAR ADC와, 듀얼 코어 프로그래머블 실시간 유닛 및 산업용 통신 서브시스템(PRU-ICSS)을 포함하는 호스트 프로세서를 사용함으로써 데이터 포착 시스템 설계를 간소화한다.

단일 프로세서로 다중의 ADC를 인터페이스해야 할 경우, 성공적인 설계를 위한 디바이스 및 아키텍처 선택이 매우 중요하다. 설계자는 TI의 IC 및 레퍼런스 디자인을 사용함으로써 16개 혹은 그 이상의 정밀 아날로그 입력 채널을 필요로 하는 다채널 정밀 데이터 포착 시스템으로 아키텍처 선택과 설계를 간소화 할 수 있다.

본 기사는 텍사스 인스트루먼트의 엔지니어 칼리쿠파 스리니바사(Kallikuppa Sreenivasa)의 글을 정리한 것입니다.