MAKE_2nd_콘테스트
고밀도 고급 패키징 설계 난관 극복하기 3단계!
원가, 위험성, 일체형 확장의 한계가 멀티 다이(이종) 고급 IC 패키징 솔루션의 성장 동력으로 작용하고 있습니다. 이 고밀도 고급 패키지(HDAP)는 설계 프로세스 전반에 걸쳐 여러가지 기회를 창출하고, 나아가 기존의 IC 설계와 IC 패키지 설계 분야가 하나로 수렴되는 계기로 작용하고 있기도 합니다. 다만, 이 경우 여러 새로운 난관이 뒤따르기 마련입니다. 본 백서는 이러한 난제들을 극복하는 과정과 방법을 설명할 예정입니다.


극복해야 할 3가지의 난제

FOWLP, 실리콘 인터포저, CoWoS 및 WoW와 같은 HDAP 신기술을 이용하려면 여러 설계 팀이 서로 협력하여 개별적인 요소들뿐 아니라 시스템 전체를 한꺼번에 최적화해야 합니다. 이러한 신기술에는 자연히 새로운 난관도 뒤따르기 마련이며, 기업체와 설계 팀에서는 이러한 문제점들을 직면하여 극복해야 합니다. 그와 같은 난제를 크게 세 가지 범주로 나눌 수 있습니다. (* 왼쪽 그림 참고)

난관 극복을 위한 프로세스 변혁 3단계
① 검증과 확인
② 제조 지향적 구현
③ 다중 기판/장치 아키텍처

이 세가지 단계는 순서가 거꾸로 된 것처럼 보일지 모르지만, 사실 이것이 일반적으로 설계 팀에서 HDAP 관련 문제에 접근하는 순서입니다. 완성된 설계를 대상으로 광범위한 검증과 확인을 실시하는 것부터 시작해 제조와 어셈블리 단계로 나아가면 현행 설계 프로세스나 방법론을 해치지 않고도 문제점과 해결해야 할 사안들을 찾아낼 수 있습니다. 첫 단계를 정복하고 나면...

이벤트 참여 (영문 입력) ※ 경품 당첨시 연락 가능한 이메일, 전화번호를 입력해 주세요.

본 정보는 mentor로 전달됩니다.
  내용보기
Top