AI 가속에 CPU, GPU, FPGA, ASIC 등 쓰이나
무어의 법칙 붕괴로 성능 개선 속도 더뎌져
인간 두뇌 모방한 뉴로모픽 반도체 각광


AI는 인간과 같거나 인간보다 더 나은 인지 능력을 갖추고 있다. 오늘날 대다수 기업이 AI를 사업에 활용할 방안을 모색하고 있다.

기업들은 디지털 트랜스포메이션을 진행하면서 기존부터 사용하던 IT 자원의 AI 기능을 강화하고 있다. AI 가속기(Accelerator) 사용은 그 방법 중 하나다.

AI 가속기는 AI 알고리즘의 빠른 처리를 지원하는 하드웨어로, x86 기반 CPU로는 비효율적으로 동작하는 AI 관련 특정 작업을 효율적으로 수행하도록 설계됐다.

AI 가속기에는 CPU, GPU, FPGA, ASIC 등의 프로세서가 사용된다. 범용성 측면에선 CPU가 제일 낫고, 적합성 측면에선 ASIC이 가장 낫다. 문제는 무어의 법칙이 한계에 이르면서 극적인 성능 향상이나 전력 효율 상승 등을 기대할 수 없다는 것이다. 이에 등장한 개념이 바로 뉴로모픽 반도체다.

IBM은 2008년부터 미국 국방부의 시냅스(SyNAPSE) 프로젝트에 참여하여 2014년에 뉴로모픽 칩인 트루노스(TrueNorth)를 만들었다. 트루노스는 초당 1,200~2,600프레임의 이미지를 25~275mW 수준의 전력으로 분류할 수 있는데 기존 프로세서의 1/10,000 수준이다. 뉴로모픽 반도체의 저전력 성능을 보여주는 좋은 예다.

한국전자통신연구원(ETRI)이 6월 1일 발행한 ‘인공지능 뉴로모픽 반도체 기술 동향’에 따르면, 인간의 두뇌는 컴퓨터와 다른 방식으로 연산한다. 폰 노이만 구조를 따르는 컴퓨팅 시스템은 데이터의 정확한 수치적 표현을 전송하고 수정하도록 최적화됐다. 반면, 인간의 뇌는 행동 잠재력 또는 스파이크(Spike)라고 불리는 시간적 사건에 대해 작동한다.

신경세포는 시냅스를 통해 스파이크를 받아 세포막 전위의 작은 변화로 변환하고 뉴런은 시간이 지남에 따라 이러한 잠재적 변화를 통합한다. 많은 스파이크가 짧은 시간 내에 도착하면 뉴런은 비로소 스파이크를 출력한다.

스파이크는 컴퓨팅적 의미에서 메시지로 간주할 수 있으나 해당 시점의 시간과 출처 외에 어떤 정보도 가지고 있지 않다는 점에서 기존 메시지 개념과는 다르며 매우 단순하다. 따라서 뇌에서의 컴퓨팅은 아주 간단한 구조의 컴퓨팅 노드(뉴런)를 기반으로, 매우 단순한 메시지인 스파이크를 통해 통신하는 이벤트 기반 동작이라 할 수 있다.

인간의 뇌에는 약 10¹¹개의 뉴런이 존재하며, 뉴런 당 약 5,000~10,000개의 시냅스가 존재하는 것으로 추정된다.

하나의 뉴런이 다른 뉴런으로부터 신호를 수신할 수 있는 확률은 약 10^-6%로서 희박한 신호 연결성을 가지며, 이는 한 덴드라이트(Dendrite)가 복수의 시냅스를 형성할 수 있다는 점을 고려하면 훨씬 더 작다.

대신 뉴런 팬아웃(fan-out) 연결성은 매우 크며, 뇌 전체에 대한 연결은 약 10¹⁵개 수준으로 추정된다. 즉, 신호를 수신할 확률은 극히 낮지만, 신호가 들어올 경로는 매우 많다는 것이다.

스파이킹 신경망(Spiking Neural Networks; SNN) 기반 뉴로모픽 컴퓨팅 플랫폼은 시냅스를 통한 시냅틱 연산 및 정보 저장을 이벤트 기반 비동기식 스파이크 동작 메커니즘에 의하여 정보를 전달하며, 다수의 비교적 단순한 연산장치인 뉴런에 분산시킴으로써 생물학적인 스파이킹 신경망 메커니즘을 효율적으로 모방하는 것을 목표로 한다.

SNN의 이벤트 기반 비동기적 동작 특성은 병렬성을 크게 높이고 하드웨어 에너지 소모를 크게 절감할 수 있다고 알려졌다. 거기다 SNN 뉴로모픽 하드웨어가 나노 규모의 메모리 소자와 결합하면 더욱 고효율의 에너지 소모 목표를 달성할 수 있을 것으로 전망된다.

◇ 뉴로모픽 반도체, 메모리 반도체 기술력과 결합 중요해

현재까지 개발된 대부분의 뉴로모픽 반도체는 기존 실리콘 기반 CMOS 트랜지스터 기술만으로 구현됐다. 구현 소자 관점에 따라 이를 1세대 뉴로모픽 방식이라고 한다면, 차세대 뉴로모픽 소자로 구현되는 뉴로모픽 반도체는 2세대 방식이라고 할 수 있다.

1세대 뉴로모픽 반도체에서 시냅스는 기존의 CMOS 메모리 소자를 활용하여 시냅스의 가중치를 저장하였다가 읽어오는 방식으로 구현됐다.

업계에선 2세대 뉴로모픽 반도체를 구현하기 위해 메모리와 가변 레지스터의 두 가지 기능을 동시에 가진 멤리스터(Memristor) 소자를 활용하는 방식이 연구되고 있다.

멤리스터는 메모리(memory)와 레지스터(resistor)의 합성어로 크기가 작아야 하고, 세분화된 가중치를 위하여 점진적인 스위칭 저항 특성을 갖는 것이 중요하다.

2세대 뉴로모픽 반도체는 소자의 재료 및 구현 방식에 따라서 플래시 메모리 방식, 저항 메모리(RRAM) 방식, 상변화 메모리(PRAM) 방식, 자성 메모리(MRAM) 등이 있으며, 현재 멤리스터 방식의 연구가 가장 많이 연구되고 있다.

2세대 뉴로모픽 반도체는 단위 기능 블록 수준에서 연구가 진행됐지만, 최근에는 시스템 수준에서의 구현 가능성을 테스트하는 방향으로 발전하고 있다.

모든 산업에서 AI를 활용하는 사례가 늘면서 자연스레 CPU, GPU, FPGA, ASIC 기반 AI 가속기에 관한 관심도 높아지고 있다. 하지만 이러한 가속기에 쓰이는 프로세서는 인간의 뇌와 달리 소비 전력이 높고, 아이러니하게도 데이터 처리 역시 비효율적이다.

뉴로모픽 기술 기반 반도체가 상용화된다면, AI는 기존 컴퓨팅 시스템의 한계를 뛰어넘어 다양한 산업군에서 그 잠재력을 더욱 발휘할 수 있을 것이다.