인텔 FPGA, Quartus 디버깅 툴 활용하기

Intel / 전현수 차장

웨비나정보 웨비나Q&A

HONG***2017-05-16 오전 10:56:39
LAI 같은 경우는 개발자가 직접 mux를 만들어서 사용하는 것과 무엇이 다른가요?
intel22017.05.16
instance 관리 및 scheduling이 가능합니다.
이*현2017-05-16 오전 10:55:38
LAI 추가시 기존 합성된 로직에 추가적으로 붙는것으로 이해되는데요. 기존 로직의 레이아웃에 변화가 생기나요? 아니면 기존 레이아웃에 추가만 되는것인가요?
intel22017.05.16
보통 Test mode를 하나 추가 하셔서 test enable될 경우 LAI interface가 enable 시켜서 동작이 시키 도록 설계를 합니다. 기존 로직의 레이아웃에 변화가 생깁니다.
남*희2017-05-16 오전 10:55:24
위 메모리 블럭 관련 내용 추가 질문입니다. 시그널탭에서 instance 하나로 구성할 때와 나누어서 구성 할 때 메모리 용량에 따라 차이가 있다는 말씀이신 건가요???
intel12017.05.16
instance를 하나로 구성하든 여러개로 구성하든 compiler 입장에서는 하나의 디자인 덩어리입니다. SignalTapII의 instance를 구분하는 이유는 sampling clock을 구분하기 위함이 가장 큰이유이고, compliler는 SignalTapII라는 추가되는 디자인을 Fitting할 것입니다. 메모리의 사용량이 많으면 많을 수록 배치 할 수 있는 메모리가 전체적으로 퍼지게 될 텐데, 이렇게 되는 Timing이 안좋아 질 수 있습니다. SignalTapII 은 디버깅을 위한 Tools이니, 신호를 신뢰하기 위해 Timing slack이 없는 구성을 하시기 바랍니다.
김*현2017-05-16 오전 10:54:59
로직 어낼라이저 인터페이스를 이용하여 FPGA 내부의 많은 테스트점을 관측하고자 할때, 실제 테스트점의 파형을 정확하게 관측하는 것으로 보장할 수 있나요? 예를 들면 동기 문제가 발생하지 않나요?
intel12017.05.16
SignalTapII는 사용자가 sampling clock을 지정하여, 각 레지스터를 monitoring하는 것입니다 SignalTapII를 추가한 design에 Timing slack이 없다면, 신호의 신뢰하실 수 있습니다.
진*일2017-05-16 오전 10:54:51
종종 타이밍분석 결과와 실제 측정결과가 상이한 경우가 있었습니다. Quatus에서 Timing Constraint 옵션이 있나요? 그리고, 타이밍 시뮬레이션 결과의 신뢰성은 어떠한가요?
intel22017.05.16
Device내 Timing 모델은 Datasheet 에서 요국하는 모든 FPGA Power 의 Ripple 전압이 Spec내 들어간다는 경우를 기준으로 STA를 진행합니다. 만을 STA 결과에서 Violation이 하나도 없는데 실재 Function이 그렇지 못하다면 FPGA에 인가되는 power가 요구하는 spec 조건에 맞는지 우선 확인을 하셔야 합니다.
강*학2017-05-16 오전 10:54:39
XILINX Tool과 비교해서 어떤 장점들이 있나요?
intel22017.05.16
보통 quartus Tool의 강점은 직관적이고 편한 접근이 강점입니다.
intel22017.05.16
Compile time이 빠르고 GUI가 간단해 초보자들도 쉽게 사용할 수 있습니다.
이*기2017-05-16 오전 10:54:03
signal tap2 ELA나 LAI의 트리거 신호는 외부에서 입력해야되나요? 아니면 디버거 GUI에서 임의로 입력할수 있나요?
intel12017.05.16
외부 Input으로도 가능하고, GUI안에서 Signal중 선택하여 트리거도 가능합니다. 또한 조건문의 만들어서도 가능합니다.
김*빈2017-05-16 오전 10:53:41
인텔 FPGA는 사용자의 목적에 대한 실기간 타이밍제어가 강점이라고 생각합니다. 툴의 사용또한 사용자의 선택에서 빠질수 없는데, Quartus 툴의 향후 성능향상의 방향은 어떻게 되나요?
intel32017.05.16
인텔 FPGA의 툴은 해당 FPGA의 구조와 발맞춰서 성능향상을 해나가고 있습니다. 예를 들면 블루프린트 나 하이퍼 플렉스등 아키텍쳐에 맞춰서 더 나은 성능을 사용자분들에게 제공하고 있습니다. 이런 기능을 바탕으로 타이밍을 최적의 조건으로 맞춰주고 있습니다.
김*열2017-05-16 오전 10:53:05
[질문] LAI 사용시 얼마이상의 sample depth 에 적당하며 최대치는 얼마인가요?
intel22017.05.16
256bank / 256 signals 가지 가능하며, 실시간 처리 됩니다.
이*승2017-05-16 오전 10:51:27
처리 속도 시뮬레이션도 가능한지요?
intel32017.05.16
디버깅툴은 실시간으로 시그널을 확인 하는 방식입니다. 시뮬레이션 기능은 모델심등 시뮬레이션을 사용하시면됩니다. 시그널을 확인할때에는 샘플링 클럭기준으로 시그널을 캡쳐합니다. 그보다 빠른 시그널은 확인할 수 없습니다.