2026년 08월 29일(토)
Tektronix TIF 2026
웨비나

전원 설계의 EMI 효과적으로 절감하기

2021.06.22 10:30~12:30 TI 전원 설계 엔지니어팀 / Texas Instruments

  • 김정수2021-06-22T11:10:01.597Z

    벅 컨버터의 ESR, DCR 값도 EMI에 영향이 있을까요?

  • 2021-06-22T11:31:08.843Z

    벅 컨버너의 주요 EMI는 스위칭 frequency입니다. TI는 다양한 방법으로 스위칭 주파수를 상쇄하는 제품들이 많습니다. LMR33630 시리즈를 참조하십시요.

  • 신중일2021-06-22T11:08:09.910Z

    IN OUT 단자에 필히 ESR. CAP.을 사용해야 하나요?

  • 2021-06-22T11:14:02.410Z

    네, ESR같은 경우는 stability와 관련한 것이라, 내부에 compensation이 없다면, 사용해야 했는데, 옛날 제품이 아니면, 필요없습니다.

  • 이영수2021-06-22T11:07:24.063Z

    RF단에서 전원노이즈를 개선하는 방법으로 어떤것이 있을까요? 인증시험에서 한번쯤은 격는 과정인것 같습니다

  • 2021-06-22T11:16:26.460Z

    보통은 PSRR 좋은 LDO로 대부분 대응하는 것으로 알고 있습니다. 그 외에는 일부 필터가 사용되기도 하지만, 대부분은 IC내부에 작은 필터가 적용되어 있습니다.

  • 임완수2021-06-22T11:04:46.287Z

    외부 배선에 최적화 된 핀배치, Vin 통합 캐패시터, Slew rate control, Spread spectrum... 이 모든 것이 하나의 부품에 다 구현이 되어 있다는 건가요?

  • 2021-06-22T11:11:13.970Z

    통합 캐패시터는 제가 놓쳐서 확인 필요한데, 다른 것들은 TI.com의 product page에서 feature등으로 filter해서 보시면 모두 다 구현된 제품들을 찾으실 수 있습니다. https://www.ti.com/power-management/non-isolated-dc-dc-switching-regulators/step-down-buck/buck-converter-integrated-switch/products.html

  • 임완수2021-06-22T11:02:43.697Z

    Slew rate control은 외부에 저항과 캐패시터를 직렬로 연결한 snubber 회로를 추가하는 것으로도 가능한걸로 아는데요, 트랜지스터 자체에서 slew rate control을 하는 방식은 snubber 회로 보다는 효율의 손실이 좀 더 나을까요?

  • 2021-06-22T11:08:47.950Z

    slew rate control이 snubber보다 좀 더 나을것으로 보고 있습니다.

  • 김승주2021-06-22T11:00:06.060Z

    [질문] 우리나라 EMI 측정시 규격이 IEC 61000 시리즈를 적용하고 있나요? 있으면 산업용 방출 기준 등도 기준에 나와 았는지요?

  • 2021-06-22T11:07:36.703Z

    이 부분은 현업에 계신 분들이 저보다 더 좋은 답변을 갖고 있을거라 생각합니다.

  • 신중일2021-06-22T10:59:59.520Z

    같은 회로 같은 소자를 사용해도 배치와 pcb 설계가 다르면 천지차이더군요. 입출력단의 I C ELEL. CAP 등 효율적인 배치 GND 처리등 궁금합니다.

  • 2021-06-22T11:06:42.120Z

    파워소자의 경우, 일반적으로 +전압레일은 유의해서 설계를 하시지만, GND쪽은 간과하는 경우가 많습니다. 전류는 +에서 GND로 흐르기 때문에, 입력cap과 IC의 Vin쪽을 가깝게 배치하고, inductor, output cap도 가깝게 배치시키는데, 거기에 각 소자의 GND또한 가깝고 될 수있으면, 탑면에서 굵은 패턴으로 연결되거나, 많은 via를 통해 GND레이어에서 만나야 합니다.

  • 김경석2021-06-22T10:59:53.067Z

    FET 스위칭 모드시의 Rds 온저항치와의 상관관계에 대해 설명 부탁 드립니다.

  • 2021-06-22T11:04:29.070Z

    Rdson과 무엇의 상관관계를 의미하시는것인가요?

  • 김경석2021-06-22T10:58:29.217Z

    통합케페시턴스의 용량 설정은 어떤 기준으로 설계 대응 하는지요?

  • 2021-06-22T11:12:15.810Z

    인덕터 피크 전류가 가장 큰 영향을 줄 것입니다.

  • 지정호2021-06-22T10:58:17.437Z

    [질문]전원 설계 시 EMI를 어느 정도까지 줄이는 것으로 목표를 가지는지요?EMI에 가장 영향이 큰 소자,부품은 무엇인지요?

  • 2021-06-22T11:03:31.613Z

    보통 CISPR을 가지고 얘기합니다. FET에서 나오는 부분도 있지만, power path전체에의한 영향도 크기 때문에, layout과 FET라고 보시면 될 것으로 보입니다.
1234