웨비나
All Programmable SoC를 이용하여 유연하며 완전한 기능을 갖춘 디지털 무선 솔루션을 효율적으로 구현하는 방법
이천용2015-08-18T11:04:18.000Z
dsp48 회로구성에서 error term 의미가 무엇인지요2015-08-18T11:07:23.000Z
신회처리에서 나오는 rmse와 같이 어떤 (a-b)로 표현되는 error를 정의할때, 이 error에 대한 제곱을 하나의 DSP48로 구현가능하다는 이야기 입니다.장성호2015-08-18T11:03:46.000Z
DSP48 내부에 있는 instance도(Wide XOR, W-MUX등) 따로 HDL design시 선언해서 사용해도 되나요?2015-08-18T11:07:50.000Z
좀더 확인해 보아야 하겠지만, Adder 기능 같은 경우는 VHDL attribute를 통하여 DSP48로 Mapping이 됩니다. (* use_dsp48="yes" *) 그런데 W-MUX 는 좀더 attriubte로 Mapping 할 수 있는 지 확인해 봐야 합니다.이대훈2015-08-18T11:02:16.000Z
강의하신 이 제품에 특장점을 몇가지로 간추린다면 어떻게 설명하면 좋을까요?2015-08-18T11:05:23.000Z
디자인 유연성 : 요구 조건의 변경에 대응하기 쉽습니다. 원칩 구현 : 모든 기능을 원칩으로 구현 가능합니다. 저젼력 구현이 가능합니다. IP가 제공되어 쉽게 구현이 가능합니다.최주환2015-08-18T11:01:27.000Z
Multi-RAT 를 쉽게 풀어서 설명하면 어떻게 되죠2015-08-18T11:03:10.000Z
다양한 standard입니다. 즉 W-CDMA, CDMA, Wibro, LTE 이런 standard 를 모두 지원해야함을 의미합니다.김지호2015-08-18T11:00:10.000Z
[질문] 하이어라키 바운더리 스테이지가 추가됨으로 인해 delay 가 더 발생하지는 않을런지요?2015-08-18T11:01:44.000Z
Boundary 에 delay가 추가되지만, FPGA Fmax를 올리기 위하여 delay를 사용해야 합니다.무명2015-08-18T11:00:02.000Z
[질문] 안녕하세요, MIMO에서 사용 가능한 안테나의 갯수에 제한이 있는지 궁금 합니다~2015-08-18T11:02:10.000Z
FPGA 디바이스 사이즈에 따라서 커버가능한 안테나 개수가 달라집니다. 안테나 개수를 많이 사용하시려면 로직사이즈가 큰 디바이스를 사용하시면 됩니다.이천용2015-08-18T10:59:15.000Z
p&r information 의미가 무엇인지요2015-08-18T11:00:51.000Z
place & routing information.이천용2015-08-18T10:58:28.000Z
logic compression 의미가 무엇인지요2015-08-18T10:59:51.000Z
Resource 활용율을 높이기 위하여 LUT Packing 하는 방법입니다. 그러나, 타이밍이 떨어집니다.이천용2015-08-18T10:56:50.000Z
primary clock 주파수는 얼마인지요2015-08-18T10:58:44.000Z
무엇에 대한 primary clock을 질문하시는지요? 질문에 많아서 무엇에 대한 질문인지 이해가 안되서요장성호2015-08-18T10:56:37.000Z
ucf에서 clock 설정할 때, resynchronization에 대한 부분도 다 설정해야 하나요?2015-08-18T10:59:47.000Z
Clock Source들에 대해서 각각 해주셔야 하며 그들 Clock의 관계를 TIG 등을 통해 Asynchchronus관계를 설정해주셔야 합니다.