웨비나
All Programmable SoC를 이용하여 유연하며 완전한 기능을 갖춘 디지털 무선 솔루션을 효율적으로 구현하는 방법
이천용2015-08-18T10:55:12.000Z
dsp 48 구성에서 ff 의미는 무엇인지요2015-08-18T10:55:43.000Z
internal register 입니다.이천용2015-08-18T10:54:24.000Z
dsp48 회로 구성에서 c,p 의미가 무엇인지요2015-08-18T10:58:15.000Z
DSP48 Primitive (ug479_7Series_DSP48E1.pdf 파일 참조) 1. C 포트: Data input to the second-stage adder/subtracter, pattern detector, or logic function. 2. P port 연산 출력 포트 : Data output from second stage adder/subtracter or logic function.이천용2015-08-18T10:52:11.000Z
dynamic range 은 얼마인지요2015-08-18T10:54:55.000Z
무엇에 대한 Dynamic range 인지요?이천용2015-08-18T10:51:33.000Z
short delay line 은 몇 대략 ms 인지요2015-08-18T10:54:04.000Z
ms 단위가 아닙니다. sample 단위입니다. sample rate 은 100~250MPSs 이기 때문에 대략 4~10ns입니다. 몇 sample delay는 수십 ns 정도로 보시면 됩니다장성호2015-08-18T10:51:25.000Z
Dual LUT5와 Dual RAM32와 Dual SRL16 중 어느 것이 더 빠른가요?2015-08-18T10:52:55.000Z
그것은 DC 데이타 시트를 참고해야 합니다. ds182_Kintex_7_Data_Sheet.pdf이천용2015-08-18T10:50:00.000Z
dsp48 와 bram 차이점이 무엇인지요2015-08-18T10:52:46.000Z
DSP48은 Filter설계에 적합한 Multiplier와 Accumulator등이 들어있는 Logic이고 BRAM은 Block Memory의 약자로 7 Series의 경우 36Kb기본 단위로 구성된 Memory Logic입니다.김지호2015-08-18T10:48:31.000Z
[질문] 스칼라 방식의 파이프라인 아키텍쳐일까요?2015-08-18T10:49:59.000Z
FPGA내부의 Fmax, 즉 타이밍을 올리기 위하여 Register/Flip Flop을 사용하는 것입니다.무명2015-08-18T10:48:23.000Z
PIMD 제거용 Xilinx Libray가 있는지요?2015-08-18T10:50:36.000Z
공식 library는 없습니다. 하지만 DPD feedback path를 이용하여 PIMD cancellation algorithm을 C 를 이용하여 VHLS로 구현 가능합니다.이천용2015-08-18T10:48:18.000Z
pipeling 은 설개 개념을 의미 하는것인지요2015-08-18T10:49:12.000Z
설계 개념이라기 보다는 구현 관점에서 타이밍 성능을 올려주기 위한 방법입니다.조규정2015-08-18T10:47:41.000Z
spartan 6도 VIVADO 환경에서 안되나요?2015-08-18T10:48:07.000Z
네, 지원하지 않습니다.