2026년 08월 05일(수)
인텔 FPGA, Quartus 디버깅 툴 활용하기

D-3368 2017.05.16 08:30~13:00

Intel / 전현수 차장

웨비나정보웨비나Q&A

  • 김영빈2017-05-16T10:49:36.160Z

    인텔 FPGA, Quartus 디버깅 툴이 타사 개발툴에 비해 갖는 특징은 어떤 점이 있나요?

  • 2017-05-16T10:51:34.317Z

    Monitor를 위해 RTL code에 별도의 Attribute를 넣지 않아도 되는 장점이 있습니다.

  • 2017-05-16T10:52:29.670Z

    타사에도 유사한 기능의 툴이 있습니다만, Altera를 지원하는 입장에서 말씀드리면 tool을 사용하기 위한 I/F가 간단해 초보자들도 쉽게 사용할 수 있는 부분이 장점이라 할 수 있을듯 합니다.

  • 남병희2017-05-16T10:49:19.810Z

    시그널탭에서 스테이트 머신과 로직 상태를 같이 확인 수 있나요????

  • 2017-05-16T10:50:49.717Z

    냅 가능합니다.

  • 박태원2017-05-16T10:48:54.090Z

    SignalTap 사용 시 Recommend하는 Memory Block 사용률이 있나요?? Memory Block은 충분한데 어느 기준 용량을 넘어서면 Logic이 이상하게 동작하는 경우가 종종 있는 것 같습니다

  • 2017-05-16T10:51:56.690Z

    Device의 구조나 Resource에 따라 다르지만, 일반적으로 FPGA에 Memory Block은 columm으로 구성되는데, 사용되는 RAM의 용량이 하나의 columm을 벗어나면, Timing이 안좋아 집니다. 메모리의 사용량은 적으면 적을 수록 이러한 상황을 예방할 수 있습니다. 즉, SignalTapII으로 디버깅하는 블럭은 최소한으로 구성하시는 것을 권장합니다.

  • 2017-05-16T10:52:30.080Z

    보통 SignalTap에서 logic을 probe할 경우 probe clock base로 logic probe하며, clock의 risedge 시점에 data를 저장하게 됩니다. 따라서 고속의 data를 전송하는 부분에 대해서는 원하지 안는 값을 probe할 수 있습니다.

  • 이규승2017-05-16T10:48:50.810Z

    디버깅 툴로 전력제어 부분도 가능할까요?

  • 2017-05-16T10:50:23.397Z

    Debug Tool로 FPGA 전력을 제어하지는 못합니다.

  • 김수열2017-05-16T10:47:59.933Z

    [질문] 디버깅 GUI 는 C/S기반인가요? 웹기반인가요? 웹기반이라면 IE나 크롬 모두 가능한지요?

  • 2017-05-16T10:50:41.943Z

    GUI는 Quartus에서만 사용이 가능하므로 Web기반이 아니라고 말씀드려야 될것 같네요

  • 임도형2017-05-16T10:45:38.007Z

    SignalTap 2 ELA를 생성하여 사용할때, FPGA내부 resource가 부족하다면 생성자체가 되지 않는건가요? 아니면 신뢰할 수 없는 동작을 하게되는 것인가요?

  • 2017-05-16T10:46:43.063Z

    보통 내부 resource가 90%가 넘지 안는 상황에서 사용 하시기를 권장해 드립니다. fitting시 원활한 진행이 어려울 수 있습니다.

  • 이석진2017-05-16T10:45:34.753Z

    로직어넬라이져 기능이 있는데, 오실로스코프 기능도 있겠죠?

  • 2017-05-16T10:47:07.153Z

    오실로 스코프와 같은 계측기는 별로도 사용하셔야 하고, SignalTapII GUI에서 로직어넬라이져 기능으로 디버깅할 수 있습니다.

  • 윤종선2017-05-16T10:45:33.357Z

    signal tap을 추가함으로써 기존 로직이 fitting된 상태가 변화하게 되던데 이부분을 고정할수 없는 건가요?

  • 2017-05-16T10:49:39.633Z

    SignalTapII는 debugging을 위해 추가되는 RAM과 레지스터를 사용하는 Design입니다. Fitting시, 변화하는 것은 어쩔수 없는 내용입니다.

  • 김영빈2017-05-16T10:45:24.953Z

    SignalTap의 데이터 전송을 위한 pc 인터페이스인 J-TAG 속도는 어떻게 되나요? 밴드위쓰는 어떻게 되는지?

  • 2017-05-16T10:47:52.017Z

    JTAG 속도는 사용하는 Byte Blaster에 의존되며, USB Blaster I은 대략 10MHz에서 동작하고 USB Blaster II는 대략 40MHz에서 동작 가능하며,,사용자가 동작 주파수 조정 가능합니다.

  • 이준학2017-05-16T10:44:11.773Z

    bit 파일을 다운로드 할 수 있는 방법에는 어떤것이 있나요?

  • 2017-05-16T10:46:36.910Z

    쿼터스에는 쿼터스 프로그래머를 포함하고 있습니다. 이 툴을 이용하면 sram상으로 다운로드 할수 있읍니다. 또는 EPCS나 FLASH 등에 플래쉬 메모리에도 다운로드 할수 있습니다.
12345