2026년 08월 05일(수)
인텔 FPGA, Quartus 디버깅 툴 활용하기

D-3368 2017.05.16 08:30~13:00

Intel / 전현수 차장

웨비나정보웨비나Q&A

  • 노정환2017-05-16T10:37:05.567Z

    조금 늦었네요. 자일링스 ZYNQ 개발보드 사용하고 있는데 Quartus도 관심이 많습니다. 좋은거 많이 배워갈 수 있으면 좋겠네요

  • 2017-05-16T10:37:50.073Z

    유익한 시간 되시길 바랍니다, 데모도 준비하였으니 마지막까지 시청 부탁드리겠습니다 ^^

  • 이수현2017-05-16T10:36:58.447Z

    AOCL 환경에서도 시그널 프로브를 사용가능한가요?

  • 2017-05-16T10:39:13.527Z

    냅 사용가능합니다.

  • 강신학2017-05-16T10:35:27.427Z

    Model SIM대용으로 사용하는 것인가요? 기존에 Model SIM을 사용했었지요?

  • 2017-05-16T10:38:24.407Z

    ModelSim은 Simulation이고, 현재 설명드리는 내용은 B'rd Debuging skill 입니다. 서로 다른 디자인 flow라고 보셔야 합니다.

  • 2017-05-16T10:38:42.967Z

    모델심은 시뮬레이션용도로 사용하는 것입니다.시그널 탭 및 프로브의 경우 FPGA 내부의 로직 및 메모리를 사용하여 동작을 실시간으로 확인할수 있습니다.

  • 신동욱2017-05-16T10:34:53.317Z

    교육과 상관 없을 수 있지만 (교육 중 해당 내용이 나올 수 있고) 미리 질문 드립니다. Memory Content Editor 란 말이 눈에 띠는데, Intel FPGA에서는 DDR 메모리 사용시 컨트롤 IP에서 DDR 메모리 모드 레지스터의 Self Refresh Temperature를 Extended로 설정하는 기능을 지원하나요?

  • 2017-05-16T10:37:20.810Z

    DDR IP Configuration 과정에서 말씀하신 Extended option을 설정할 수 있습니다.

  • 2017-05-16T10:37:58.167Z

    Sytem memory content editor는 FPGA 내부의 block memroy를 edting하는 기능으로 DDR control과는 전혀 상관없는 기능입니다.

  • 윤종선2017-05-16T10:34:14.150Z

    signal probe의 경우 메뉴의 어느부분에 위치하나요>?

  • 2017-05-16T10:36:36.960Z

    Tools --> Signal Probe Pins 에 있습니다.

  • 김영빈2017-05-16T10:34:00.627Z

    Quartus의 시그널 프로브를 추가하는 개수에 따라서 시스템 로드에는 영향이 없나요?

  • 2017-05-16T10:35:56.587Z

    당연시 디버깅을 위한 Fan-Out을 만드는 것이므로 영향을 받을 수 있습니다.

  • 김영빈2017-05-16T10:32:06.513Z

    이번 Quartus 의 버전은 어떻게 되나요?

  • 2017-05-16T10:33:15.877Z

    Quartus 최신 version은 17.0이고, 교육하고 있는 내용은 v16.1기준으로 되어있습니다.
12345