웨비나

초스피드로 Intel FPGA 저전력 보드 마스터 하기

2018.02.13 10:30~11:43 유종원 과장 / Intel
  • 박상필2018-02-13T10:52:16.610Z

    NiosII와 관련하여 기본으로 제공되는 라이브러리가 있는지요?
  • 2018-02-13T10:53:22.110Z

    Qsys 툴에서의 제한이 있습니다. Address expander 라는 Ip 를 사용하시면, 보다 많은 어드레스를 사용할수 있습니다. Ip document확인하시면 됩니다.
  • 김정수2018-02-13T10:51:45.327Z

    내부 CPU의 IO와 로직간의 결선은 어떻게 하나요?
  • 2018-02-13T10:53:08.083Z

    Avalon bus interface를 이용합니다. Avalon에는 AVanlon-ST, Avalon-MM 등이 있습니다.
  • 양준식2018-02-13T10:50:52.430Z

    nios는 어드레스제한이 어떻게 되나요? 몇 비트의 어드레스 라인을 가지고 있나요?
  • 2018-02-13T10:53:55.150Z

    NiosII classic 같은 경우 27biy 까지 가능합니다.
  • 박건춘2018-02-13T10:50:39.203Z

    1) Nios 코어를 포트(pio)를 몇개까지 설정 가능한지요? 2) a/d 컨버터를 구현 가능한가요? 3) Nios 코어 최대클럭수는 얼마인가요?
  • 2018-02-13T10:52:49.300Z

    IO 갯수 만큼 가능합니다. A/D 컨버더는 가능 하지 않습니다. 디바이스 마다 달라져서 .. Cyclone 10 LP 같은경우 80Mhz 정도 까지 가능할꺼라예상됩니다.
  • 김진희2018-02-13T10:50:29.893Z

    초보자가 접근하려면 기본적인 시스템 구성을 알아야 하는데 기본적인 사용법에 대한 설명서라든지 기본적인 하드웨어 사양 데이터 시트가 어느정도 자세히 설명이 되어 지원이 어디까지 되는지 알고 싶습니다.
  • 2018-02-13T10:53:10.440Z

    https://www.altera.com/products/fpga/cyclone-series/cyclone-10/cyclone-10-lp/support.html 참고 부탁 드립니다.
  • 김정수2018-02-13T10:48:22.267Z

    보통 사용하지 않는 핀의 경우에 전력 측면에서 어떻게 처리하는게 유리한가요?
  • 2018-02-13T10:49:39.433Z

    Tri-state output으로 설정하시면 전력 측면에서 유리합니다.
  • 김성웅2018-02-13T10:48:04.250Z

    안녕하세요.
  • 2018-02-13T10:48:20.620Z

    안녕하세요
  • 진철2018-02-13T10:47:55.640Z

    오늘 보여주신 예제 File은 어디에서 받을 수 있나요?
  • 2018-02-13T10:49:04.193Z

    e4ds 에 문의하여 예제 파일의 link 를 공유하겠습니다.
  • 신재종2018-02-13T10:47:47.543Z

    my first nios를 통해서 JTAG / SRAM 설정으로는 시도를 해봤으나 EPCS Controller를 통해서 부팅은 적절한 예제를 찾지 못해 시도를 하다 실패를 했습니다. 적당한 예제 링크나 공유해주실 자료가 있을까요?
  • 2018-02-13T10:50:48.183Z

    https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/hb/nios2/edh_ed_handbook.pdf 문서는 페이지가 꽤 많긴 합니다만, 5.2 항목 보시면 여러 memory 에서 booting 시키는 방법에 대해 기술하고 있습니다.
  • 박건춘2018-02-13T10:47:42.260Z

    NiosII는 몇 비트 코어 cpu인지요?
  • 2018-02-13T10:47:59.123Z

    32bit core입니다.