2026년 08월 08일(토)
인텔 FPGA 를 사용한 대용량 대역폭 메모리 솔루션

2018.09.13 10:30~12:19

Intel / 홍재석 부장

웨비나정보웨비나Q&A

  • 권기청2018-09-13T10:43:51.430Z

    stratix 10 MX

  • 2018-09-13T10:44:41.903Z

    정답입니다^^

  • 임성오2018-09-13T10:43:25.863Z

    HBM2 Memory Controller는 기존 DDR Memory COntroller와 방법이 유사한가요?

  • 2018-09-13T10:45:32.270Z

    아래 답변드렸습니다.

  • 임성오2018-09-13T10:43:21.247Z

    HBM2 Memory Controller는 기존 DDR Memory COntroller와 방법이 유사한가요?

  • 2018-09-13T10:44:29.223Z

    DDR4와 거의 유사하다고 보시면 됩니다. IP의 Paramter 도 거의 유사합니다. 단 Controller와 Interface가 기존 avalon에서 AXI로 변경되었습니다.

  • 무명2018-09-13T10:41:44.247Z

    stratix 10 MX

  • 2018-09-13T10:42:00.350Z

    정답입니다^^

  • 강건일2018-09-13T10:39:03.940Z

    Stratix 10 mx 는 어느 공정의 몇나노고 만들어졌나요?

  • 2018-09-13T10:39:54.453Z

    10nm의 Intel 공정으로 만들어져 있습니다.

  • 전승호2018-09-13T10:38:53.943Z

    안녕하세요♡ Stratix 10 MX

  • 2018-09-13T10:39:31.880Z

    정답입니다^^

  • 윤민수2018-09-13T10:38:44.763Z

    Stratix 10 MX

  • 2018-09-13T10:39:15.467Z

    정답입니다^^

  • 진병일2018-09-13T10:38:26.310Z

    Stratix 10 MX 입니다.

  • 2018-09-13T10:39:10.477Z

    정답입니다^^

  • 강건일2018-09-13T10:37:24.450Z

    공정이 미세화 되면서 3D폴리를 사용함으로써 3D는 공정미세화에 따라 선택한 방법이다라고 생각하시면됩니다

  • 2018-09-13T10:40:05.547Z

    답변 감사합니다.

  • 정영균2018-09-13T10:37:21.620Z

    via 라는게 hole개념 아닌가요? 이것을 이용해서 스택한다는 것인지요?

  • 2018-09-13T10:39:04.577Z

    Memory Bare Die를 직접 연결하는것을 TSV 기법이라고 합니다. 별도의 Wire Bonding은 사용하지 않습니다. 개념적으로 PCB에서 via hold로 Layer간 연결하는 것을 생각하시면 됩니다.
12345678910