HLS 101 - 모든 RTL 하드웨어 디자인 팀이 알아야 하는 것
2020.07.02 10:30~12:00
Mentor, a Siemens Business / 이준석 차장
오상익2020-07-02T10:53:22.203Z
HLS는 처음 첩하는데요. 주로 어떤 분야에서 사용 또는 응용되나요?2020-07-02T10:54:38.103Z
웨비나 앞부분에 소개된 부분인데요 AI, ML, 셀룰러 등 복잡한 알고리즘과 빠른 TTM이 요구되는 분야에 사용됩니다.신은영2020-07-02T10:52:00.530Z
verilog만 해봐서 그런지 생소한 부분도 많고 많이 어렵네요..2020-07-02T10:55:07.353Z
안녕하세요 보다 많은 HLS 관련 기술 정보를 https://www.mentor.com/promotions/korean#hls 여기서 보실 수 있습니다. 유익한 자료가 되시기 바랍니다.신동욱2020-07-02T10:51:37.480Z
Mentor에서 판매하는 Catapult HLS와 연동되는 EDK도 있나요?2020-07-02T11:00:45.310Z
EDK는 무엇을 의미 하시는 것일지요? FPGA의 경우 Xilinx, Altre(Intel)용 라이브러리가 제공됩니다. ASIC의 경우 technology에 따라 standard cell library (.lib, .db)가 필요합니다.이용진2020-07-02T10:51:17.710Z
system c 도 가능한가요? 주변 부서를 보니 C나 C++ 을 RTL과 함께 코딩하는게 힘들어서 system c 도입하려고 하던데요.2020-07-02T10:54:23.007Z
네. SystemC도 지원하고 있습니다. 두 가지 언어 모두 원활히 지원 됩니다.정영균2020-07-02T10:46:29.620Z
타켓보드 없이 설명해주시는것을 시뮬레이션할수 있는 소프트웨어 툴킷이 있는지요?2020-07-02T10:49:26.353Z
로직 시뮬레이션 툴로 가능한 부분입니다. 시중의 EDA 시뮬레이터를 지원합니다.조진우2020-07-02T10:46:25.303Z
FPGA마다 Timing 혹인 입출력 관련된 특정한 Block을 가지고 있는데 이것을 HLS에서 특정할 수 있나요? 즉, 특수 목적 Block/HW를 특정 입출력에 연결할 수 있나요?2020-07-02T10:56:32.973Z
이미 있는 디자인이며 HLS로 합성하지 않을 부분은 black box 모델로 사용하시면 가능한 부분입니다.신지호2020-07-02T10:45:47.877Z
C 프로그램에서 Look-up table 형태로 구현된 코드의 경우 HLS를 통해 translation 되면 메모리로 구현/초기화 되나요??2020-07-02T10:48:26.017Z
LUT는 롬으로 구현이 가능하며, 옵션 변경을 통해 미리 만들어진 외부 인터페이스로 적용할 수도 있습니다.지정호2020-07-02T10:45:21.070Z
[질문]중첩된 루프 내에 메모리 읽기와 쓰기가 반복적으로 필요하고 복잡한 연산이 많이 발생하는 분야는 어떤 분야들이 있을지 궁금합니다.2020-07-02T10:51:36.870Z
CV, AI, 통신 등 다양합니다.신지호2020-07-02T10:43:19.157Z
그럼 HLS로 나온 RTL결과물을 디자이너가 메뉴얼하게 파이프라이닝 등과 같은 커스터마이징을 추가로 진행하고 기능과 성능 검증을 할 수 있나요?2020-07-02T10:47:18.690Z
네 파이프라인에 대한 컨스트레인트를 수정하여 원하는 타이밍을 맞출 수도 있으며 변경된 타이밍이 적용된 RTL과 C 모델의 검증이 가능합니다.안재호2020-07-02T10:40:04.843Z
C기반 IP개발후에 AXI4 BUS관련 Signal이 자동 생성할 수 있는 Solution을 가지고 있는지요?2020-07-02T10:47:12.100Z
네. Catapult 10.5이후 version에 AXI interface관련 protocol이 제공됩니다. 아울러 NVIDIA와 함께 검증한 Matchlib을 이용하여 활용할 수 있습니다.