Enpirion의 PowerSoC, 강력한 통합 파워시스템온칩 DC-DC buck converter의 집중탐구

ALTERA / 이주원 차장

웨비나정보 웨비나Q&A

신*기2016-08-25 오전 10:48:39
예제 보드 회로와 동일하게 생산을 하였는데, 생산 회로의 온도가 5도에서10도 정도 높게 된다면, 머가 문제가 있을까요?
ALTERA32016.08.25
PCB의 재질과 동판의 온스등 GND copper등의 환경이 다를 것으로 보입니다.
이*혁2016-08-25 오전 10:46:24
입출력 전압 범위가 어떻게 되는지요?
ALTERA32016.08.25
2.4~5.5V range의 제품군입니다.
ALTERA12016.08.25
제품군이 2.5V ~ 5.5V / 2.5V~6.5V, 4.5~14.5V 기본 시지르가 나늽니다.
최*휴2016-08-25 오전 10:45:19
전원단 리플은 어떻게 되나요?
ALTERA32016.08.25
리플은 평균 20mV 아래입니다.
이*혁2016-08-25 오전 10:45:18
혹시 자동차 전장부품에 사용할수 있는 AEC-Q100 인증 받았는지요?
ALTERA12016.08.25
네 인덕터 내장 type이면서 Q100인증 제품군도 있습니다.
장*식2016-08-25 오전 10:45:17
reference 회로도에 보면 AGND와 PGND가 분리가 되는데 must인가요? 사용자 환경에서 대부분 복합적인 power source를 운용하기에 common GND를 적용하고 있습니다.
ALTERA32016.08.25
must입니다. 저희 제품도 결국 내부 SoC안에서의 GND가 구분되어 있는 DC-DC소자입니다. GND가 결국은 하나로 붙게 되지만, AGND와 PGND를 구분하여, PCB Art-work을 하고, 하나의 접점에서 만나게 설계해 주셔야 합니다.
신*일2016-08-25 오전 10:45:00
dc-dc output되는 스위칭 되는 구간의 vout에 리플이 상당히 많이 발생되며 정상적인 출력 스위칭이 발생될시에는 문제 안되는데 히스테리시스구간에서 애를 먹습니다. 이 접점 구간에서 발생되는 노이즈 레벨 및 출렁이는 리플을 개선할수 있는 방법이 있을까요?
ALTERA12016.08.25
DC-Dc의 스위칭 주파수가 입력단 출력단으로 흘러 나오는 것을 문의 주신 것이라면 Cin / Cout단의 ESR값을 줄이는 방법과 Bead를 통한 스위칭 주파수 cut off를 병행 설계하는 경우가 있습니다. 또한 FPGA/CPU에서 특정 연산 시 load를 갑자기 당길 떼 DC-DC 선정이 잘 못 된 경우 심하게 출력이는 경우도 있습니다.
정*수2016-08-25 오전 10:44:41
Low ESR 이 좋긴한데, 가격이 많이 높더군요
ALTERA12016.08.25
MLCC의 ESR특성이 좋은 벤더가 다소 가격차이가 있는 것은 사실입니다. 하지만 파워품질이 결국은 보드 품질 향상의 시작 점이라고 봅니다
신*기2016-08-25 오전 10:44:40
예제 회로와 똑같이 회로를 꾸몃는데, 실제 회로의 온도가 높다면 머가 문제일까요?
ALTERA32016.08.25
PCB Layout상의 배치와 Pattern의 두께가 영향을 미칩니다. 이런 부분도 동일하게 설계하신다면 동일한 특성을 보실 수 있습니다.
최*휴2016-08-25 오전 10:44:32
전원단 리플은 어떻게 되나요?
ALTERA32016.08.25
리플은 평균 20mV 아래입니다.
이*혁2016-08-25 오전 10:44:32
고주파 특성은 MLCC가 좋은데 저주파 특성은 전해 캡이 좋은걸로 알고 있습니다. 그럼 MLCC하고 전해 캡을 병행해서 사용해야 하는거 아닌가요?
ALTERA32016.08.25
Altera ENPIRION 제품의 Switch 주파수가 1M ~ 5MHz 로 높기 때문에 MLCC가 주로 사용되어야 합니다. 말씀하신 대로 저주파 특성에 대한 전해 Cap까지 추가해 주신다면, 더 좋은 power 환경을 구성하실 수 있습니다.