[특강] 인텔 E-tile Hard IP를 사용한 "이더넷 디자인 및 디버깅 마스터하기"

D-17 2021-06-01 10:30~12:00

Intel / 김형숙 부장


이번 웨비나에서는 10G, 25G, 100G 등 고속화되는 Ethernet network에서 Intel FPGA를 이용하여 고속 Ethernet을 구현하는 방법과 Ethernet을 Quartus tool을 이용하여 debugging하는 방법을 다뤄봅니다.

Intel FPGA는 Ethernet을 사용할 수 있도록 PHY와 MAC을 지원하고 있습니다. Arria 10 series에서 PHY는 FPGA의 hard ip를 사용하고 MAC은 soft ip로 고속 Ethernet을 구현했습니다.

그러나 Stratix 10 series에서는 PHY 뿐 아니라 일부 MAC도 Hard IP를 이용하여 Ethernet을 구현할 수 있습니다.



Stratix 10 series는 H-tile, E-tile, P-tile 등 여러 transceiver tile을 가지고 있습니다. E-tile은 10G/25G/100G MAC과 RS-FEC block이 Hard IP로 구현된 transceiver tile입니다. E-tile의 Hard IP를 이용하면 soft MAC IP를 비용을 절감할 수 있으며 soft ip가 점유하는 FPGA 내부 logic resource를 절약할 수 있습니다. E-tile이 구성된 Stratix 10 series로는 Stratix 10 TX, Stratix 10 DX가 있습니다.

E-tile Hard IP로 고속 ethernet PHY와 MAC을 구현한 후에는 FPGA에서 Ethernet이 정상적으로 동작하는지 테스트를 해야하는데 이때 Ethernet toolkit을 사용합니다.


Ethernet toolkit은 Quartus에서 JTAG을 통해 Intel Ethernet IP의 status를 실시간으로 분석하기 위한 debugging tool입니다.

Intel FPGA download cable 이외에 추가적인 장비가 필요하지 않으며 GUI base로 되어 있습니다. Ethernet toolkit을 통해 link status를 확인하고 Ethernet IP의 configuration 및 status registers를 access할 수 있습니다.

이번 웨비나에서는 E-tile의 Hard IP를 중심으로 고속 ethernet interface를 구현하는 방법과 ethernet toolkit을 이용하여 debugging하는 방법을 소개합니다.

웨비나 주요 내용
-E-tile Hard IP features
-How to implement E-tile Hard IP
-Ethernet toolkit features
-How to use Ethernet toolkit
Uniquest Corporation. 김형숙 부장
웨비나 댓글
11 Comments
배*민 (2021-05-14 오후 6:23:00)
기대가 많이 되는 세미나입니다.
최*석 (2021-05-14 오전 9:12:25)
필요한 시기에 적절한 세미나 감사합니다.
강*희 (2021-05-14 오전 9:05:08)
유익한 세미나 기대합니다.
한*철 (2021-05-14 오전 8:40:57)
신청합니다.
이*민 (2021-05-13 오후 2:23:59)
기대가 많이 됩니다
허*현 (2021-05-11 오전 11:23:23)
당연히 들어야지요..
김*민 (2021-05-03 오전 8:20:42)
인첼 FGPA 기대합니다.
이*준 (2021-04-27 오전 9:03:53)
세미나 기대됩니다.
강*우 (2021-04-25 오후 10:06:42)
믿습니다. 귀한 강의
박*주 (2021-04-25 오후 5:26:45)
좋은 검토 기회 감사합니다.
박*원 (2021-04-22 오전 9:03:33)
좋은세미나 기대합니다

전체 댓글(11건) 모두보기

Top