웨비나
SoC FPGA로 고성능 임베디드 시스템 설계 쉽게 구축하기
김동진2013-06-04T11:36:23.000Z
FPGA와 HPS는 하나의 JTAG포트로 제어가 가능한가요 아니면 각각 분리되어 있나요?2013-06-04T11:37:18.000Z
USB blaster하나로 제어가능합니다.sang jun seo2013-06-04T11:36:16.000Z
카메라 데이타를 fpga에서 받아서 고속으로 이더넷으로 전송하는 예제가 있나요?2013-06-04T11:38:14.000Z
추후 별도로 연락드리겠습니다.sang jun seo2013-06-04T11:35:25.000Z
리얼타임 os를 사용해서 soc 사용하는 예에 대한 이더넷 통신 교육이 있으면 좋겠습니다.2013-06-04T11:36:09.000Z
추후 별도로 연락드리겠습니다.박아영2013-06-04T11:34:05.000Z
아리아랑 Stratix랑 같이 써서 dma에 데이타 쓸 때 그 속도가 arriaV에 맞춰 지나요? 아니면 stratix는 자기 속도를 유지하나요?2013-06-04T11:35:41.000Z
관련하여 답신 드리겠습니다.고남곤2013-06-04T11:29:38.000Z
Clock을 블록별 제어가 가능한지요?2013-06-04T11:30:11.000Z
답변드린 내용입니다.이민구2013-06-04T11:28:49.000Z
실제 타사 제품군에 비해 장단점을 간략하게 요약해주실수 있으신지요?2013-06-04T11:30:53.000Z
필요하신 사항에 대해 별도로 연락드리겠습니다.고남곤2013-06-04T11:23:38.000Z
Clock을 블록별 제어가 가능한지요?2013-06-04T11:30:18.000Z
답변드린 내용입니다.남병희2013-06-04T11:23:25.000Z
AXI Interface avalon과는 뭐가 다른건가요?2013-06-04T11:27:59.000Z
정리된 자료를 확인후 연락을 드리겠습니다.임형준2013-06-04T11:22:42.000Z
하나의 soc fpga와 다른 fpga간의 configuration을 할때 멀티 configuration 이 가능한지요?2013-06-05T01:37:59.000Z
해당 내용은 확인 후 메일로 안내해 드리겠습니다.김영빈2013-06-04T11:21:59.000Z
DPRAM의 기능이 있는지? 있다면 동시에 한쪽이 W, 한쪽은 R이면 한쪽이 업데이트 한후 다른쪽은 이후에 동작이 되는지?2013-06-04T11:25:07.000Z
앞서 답신하여 드린것으로 대신합니다.