웨비나
SoCFPGA를 이용한 알고리즘 가속(소프트웨어 엔지니어들을 위한)
이천용2014-05-20T11:44:26.000Z
fpga이점중에 i/q channel 에 신호흐름을 분리 하는 별도의 하드웨어가 필요한지요2014-05-20T11:50:05.000Z
아무래도 제가 답신 드릴만한 내용을 넘어서네요 :), jeffjeong@axios.co.kr 으로 문의 주시면 답신 드리겠습니다.sang jun seo2014-05-20T11:44:06.000Z
opencv모든 라이브러리가 fpga에 모두 구현가능한가요?2014-05-20T11:51:42.000Z
전체 function이 구현되지는 않았습니다만, 3rd party 업체이므로 필요에 경우 의뢰가 가능한 것으로 알고 있습니다. 그리고 OpenCL으로 구현하시면 될 것으로 생각됩니다.헤세드2014-05-20T11:43:46.000Z
ARM CPU가 내장된 Altera FPGA와 내장되지 않은 Alteraf FPGA에서의 OpenCL 동작의 차이는 어떻게 되나요?2014-05-20T12:06:39.000Z
메일을 통해 답변해 드리겠습니다. 감사합니다. ^^신상섭2014-05-20T11:42:37.000Z
하드웨어 스펙은 gen3를 지원하는데, sdk에서 컴파일한 파일을 보면 gen2로 생성되던데요. 제가 잘못 본건가요?2014-05-20T11:46:10.000Z
어떤 디바이스 다깃으로 하셨는지요? 확인 후 답신 드리겠습니다. 관련하여 jeffjeong@axios.co.kr으로 문의 주시길 부탁드립니다.이강범2014-05-20T11:42:04.000Z
현재 개발 중인 AP 에서도 내장 GPU 를 사용해서 OpenCL 을 지원합니다. 그럼 파워말고 SoCFPGA 의 장점이 있나요? 예를 들면 가성비가 좋다던지?2014-05-20T11:43:59.000Z
네 mali계열에서도 지원됩니다만, 가장 대표적인 bottleneck인 cpu와 CU간의 data moving문제가 있습니다. 이는 altera의 경우 opencl channel(혹은 pipe)라는 개념으로 cpu관여 없이 kernel끼리 동작하도록 할 수 있는 기능이 있습니다. 여기에 RTL레벨에서 clock 사이클을 획기적으로 줄이는 방법도 가능합니다.sang jun seo2014-05-20T11:41:19.000Z
SocFPGA는 arm을 통하지 않고, 로직에서 ddr을 직접 액세스 가능한가요?2014-05-20T11:42:05.000Z
네 DDR controller의 MPFE블럭을 통해 가능합니다.이천용2014-05-20T11:40:59.000Z
amd 타입이 속도가 가장 빠른가요2014-05-20T12:06:33.000Z
메일을 통해 답변해 드리겠습니다. 감사합니다. ^^신상섭2014-05-20T11:39:48.000Z
altera opencl sdk 어느 버전부터 gen3를 지원하나요?2014-05-20T11:40:36.000Z
SDK버전과는 관계없이 device에 따라 간다고 생각하시면 됩니다.sang jun seo2014-05-20T11:39:40.000Z
SOCFPGA관련 OPENCL 외부교육이 있나요2014-05-20T11:40:07.000Z
현재로서는 setup되어 있지 않습니다.이천용2014-05-20T11:39:09.000Z
open cl 설명중에 기존에 없는 구성이 추가되어는지요2014-05-20T11:39:45.000Z
기존에 없는 내용이라 하시면?