2026년 08월 05일(수)
Techday
ADI의 데이터 컨버터 A to Z!

D-3312 2017.07.11 10:30~12:12

ADI / David Kress

웨비나정보웨비나Q&A

  • 이일환2017-07-11T11:16:49.633Z

    접지 방식이 정해진것이 있나요?

  • 2017-07-11T11:32:31.537Z

    각 부품의 datasheet와 application note에 reference design이 있습니다. 이를 따라 Design 하시면 됩니다

  • 강성희2017-07-11T11:16:12.077Z

    14bit와 16bit SAR ADC는 wafer에서 size차이가 얼마나 나는지요?

  • 2017-07-11T11:34:13.240Z

    wafter 상에서 정확히 얼마나 차이가 나는지는 답변드리기 힘듭니다(알수가 없어서..) 하지만, 대부분 제품 package 를 포함한 크기 차이를 만드는 부분은 외부 인터페이스 (특히, parallel cmos 출력의 경우 pin 수 증가) 에 의한 부분이 대부분이라고 생각합니다.

  • 이주훈2017-07-11T11:15:04.860Z

    전 슬라이드에서 마지막에 2가 없어야 되는 거죠?

  • 2017-07-11T11:31:46.897Z

    죄송합니다만 프리젠테이션을 따라가지 못해 질문 파악이 어렵습니다.

  • 박찬영2017-07-11T11:14:33.930Z

    노이즈 관점에서 FS range가 어느 정도까지인지 관련 파라미터에 대해서 설명부탁드립니다.

  • 2017-07-11T11:31:20.687Z

    SNR 과 ENOB, Clock jitter 를 설명 드린 slide 에서 질문하신 게 맞으신지요? 만약 그 슬라이드라면 X 축에 full scale sine wave 라고 되어 있었는데, ADC의 입력 신호 주파수 즉 Fin 을 의미합니다.

  • 김경수2017-07-11T11:13:46.660Z

    시그마델타를 체중계로 설명하다니 잼 있네요..ㅎㅎㅎ 시그마델타 이해하기 쉽지 않은데..

  • 2017-07-11T11:26:12.803Z

    체중계로 설명드린 부분은 SAR converter 일것 같습니다. ^^

  • 정영균2017-07-11T11:13:07.527Z

    연속 근사법이라는 방법이 어떤방법인지요?

  • 2017-07-11T11:27:53.993Z

    Successive approximation을 말씀하시는지요?

  • 한정수2017-07-11T11:12:23.113Z

    ADC 측정오차를 줄일 수 있는 좋은 방법중 대표적인 것은 무엇인가요? 입문과정이라 질문을 드립니다.

  • 2017-07-11T11:23:12.163Z

    되도록 높은 비트의 제품을 사용하고, 입력 Clock의 Jitter 특성을 개선하고, 신호의 Noise leve을 줄이면 되겠지요. 이 외 입력 전원의 특성도 중요하고요...

  • 지정호2017-07-11T11:11:50.953Z

    분해능을 높이면 에러율이 올라가지만 원음에 가장 근접할 텐데요.분해능 bit에 따른 에러율을 고려하고 장비의 가격을 고려할 때의 기준점이 있을지요?

  • 2017-07-11T11:24:20.623Z

    Bit resolution 과 sampling speed 를 둘다 올리는 것은 가격적으로 엄청 부담도 되고, application에 따라 필요 spec. 차이가 있습니다. 각 ADC 마다 architecture 의 차이가 있고 특/장점이 있습니다. Audio 신호의 경우라면 sigma delta architecture converter 를 적용하여 bit resolution 은 24bit~ 까지 가져가지만 sampling speed 는 수십~ 수백 Ksps 수준에서 높은 SNR 을 얻을 수 있습니다. 가장 큰 선정의 기준은 applicaiton 이 무엇인지에따라 ADC의 중요한 factor 가 조금씩 달라지므로 그에 따라 선정하시면 될 것 같습니다.

  • 이준학2017-07-11T11:11:41.727Z

    분해능을 높이면서 또한 처리속도까지 높일 수 있는 효율적인 방법이 있나요?

  • 2017-07-11T11:19:27.620Z

    ADC 의 분해능이 높으면서 속도가 빠른 ADC를 선정하시면 되지만, 이것을 문의 하시는 건 아닐것 같습니다. 분해능을 높이려면 Vreference 값을 Dynamic range 에서 허용가능한 최대한 낮은 level 로 주시면 1LSB=Vref/2^n 이므로 분해능이 낮아집니다. 속도는 ADC 입력단에 IF 단을 주어서 입력 신호를 낮춰주면 sampling 속도를 낮출 수 있다고 생각합니다.

  • 김관태2017-07-11T11:09:12.140Z

    dll도 괜찮고 pll도 괜찮습니다. 낮은 주파수 대역에서 좋은 지터 성능을 가지는 소자를 사용하고 싶은데, PCB 면적을 줄이고 싶기에 digital clock synthesizer가 있는지 궁금했습니다. 있다면, 세미나도 듣고 싶구요.

  • 2017-07-11T11:17:10.580Z

    세미나 이후에 메일 주세요. PCB 면적 줄이려면 Internal VCO가 내장되어야 하고, Clock 주파수에 따른 다양한 제품이 있습니다.
1234567