reVISION 세미나 Part 3:embedded vision acceleration with xfOpenCV (OpenCV on Zynq Deep Drive)

XILINX / 정웅 부장

웨비나정보 웨비나Q&A

이*우2018-03-13 오후 12:06:54
자율차에 적용시 영상인식 측면서 고려되어야 할 기술적 사항들에 대한 자료가 있으면 부탁드립니다.(국내외 불문)
옥*호2018-03-13 오전 11:56:03
Zync 칩이나 보드, 그리고 모델에 따라다르겠지만 벤치마크를 사용하여 CNN 구동시 소모되는 전력량을 측정한 결과가 있나요?
xilinx12018.03.13
지지난번 웹세미나 참고 바랍니다.
이*성2018-03-13 오전 11:51:39
[질문] 강의 잘 들었습니다. 강의자료 중, Xilinx ZU9, ZU5와 eGPU(TX-1)의 성능 비교하신 내용 중, eGPU는 Opencv4Tegra를 사용하셨다 하셨습니다. 혹시, eGPU의 OpenCV를 GPU mode(CUDA Core 사용)로 성능 비교를 하신건지요?
xilinx12018.03.13
죄송합니다. 해당 내용에 대한 정보를 제가 가지고 있지 않습니다. 본사 확인이 필요합니다.
옥*호2018-03-13 오전 11:49:43
OpenCV에서 지원이 안되는 영상처리 알고리즘을 구현하고, 하드웨어로 가속하고 싶은 부분을 HDL로 구현할경우, OS상에서 S/W 및 H/W를 인터페이스 하기 위해서는 Vivado로 충분한가요? 아니면 SDSoC가 필요한가요? 이와 관련된 application notes가 있나요?
xilinx12018.03.13
윕비나 내용중에 설명을 드렸습니다만, xfOpenCV에서 지원되지 않는 function은 SDSoC 상에서 c/c++ 등을 이용해서 coding 하시고 HW functions 에 지정하시면 내부적으로 vivado HSL를 통해서 RTL code로 변환이 됩니다. SDSoC User Guide 인 UG1027를 참고하시기 바랍니다. https://www.xilinx.com/products/design-tools/software-zone/sdsoc.html#documentation
옥*호2018-03-13 오전 11:47:32
CNN 등의 H/W 가속기는 대략 언제쯤 release 예정인가요?
xilinx12018.03.13
Public release 는 Q2 CY18 정도로 예상됩니다. 주의하실 부분은 training 된 network을 Xilinx 에서 제공하는 것은 아닙니다. training 된 network 을 MPSoC에 구현할 수 있도록 해주는 것입니다.
xilinx12018.03.13
해주는 것은 아닙니다.
xilinx12018.03.13
해주는 것입니다.
xilinx12018.03.13
해주는 것입니다.
옥*호2018-03-13 오전 11:41:20
SDSoC에서 딥러닝 관련 함수 CNN 등의 H/W 가속기를 지원하나요?
xilinx32018.03.13
지원 가능합니다. 현재 Official Release 전입니다. 참고로, Training부분은 Xilinx에서 지원하지 않습니다.
옥*호2018-03-13 오전 11:36:33
zedboard 에서도 SDSoC를 사용가능한가요?
xilinx32018.03.13
Zynq-7000 도 SDSoC 지원하며, SDSoC에 Pre-built Platform 지원하고 있습니다.
지*호2018-03-13 오전 11:35:29
[질문]xilinx FPGA로 SW나 HW 구현할 때 유의할 점이나 참고 자료가 궁금합니다.
xilinx12018.03.13
FPGA로 SW를 구현한다는 표현은 다소 오해의 소지가 있을 수 있습니다. Zynq/Zynq MPSoC 제품국에 국한해서 말씀드리자면, 각각 SW, HW 를 별개의 기능인 경우에는 기존의 여타의 platform의 개발과 같습니다. 오늘 설명드린 내용이나 ...크게는 SDSoC에서 지향하는 바인 HW accelration 관점, 즉 SW로 처리하던 것을 HW를 이용해서 보다 더 빨리 처리하는 관점에서 설명을 드리자면
xilinx12018.03.13
먼저, 모든 HW accleration 이 SW보다 빠르지는 않습니다. 왜냐하면 1. HW operating clock freq가 CPU core clock freq 보다 낮습니다. 2. HW acceleration을 하기 위해서는 accelerator로 data를 보내주고, 처리결과를 accelerator 에서 가져와야 합니다. 이런 물리적 제약에도 불구하고 HW accelerator 가 빨라질 수 있는 구조는 다음에 기반하고 있습니다. 1. 병렬연산 2. stream data 전송 및 처리
xilinx12018.03.13
따라서 HW accelerator로 동작시키고자 하시는 function을 선택하실 경우 - function call 이 빈번한 function - 연산에 필요한 data의 위치가 memory 상에서 연속적으로 위치 하지 않은 경우 등은 적합한 대상이 아닙니다. 이외에 - data transfer 의 효율성 - accelerator 내의 pipelining 등을 살펴보시면 좋습니다.
류*덕2018-03-13 오전 11:26:12
SDI 시리얼 신호에 대한 데이터처리 관련하여서 기존의 칩들과의 성능차이도 알수 있나요?
xilinx22018.03.13
xilinx FPGA는 IP를 이용하여 FPGA 내부에 원하는 기능을 구현합니다. SDI IP를 제공하고 있으며 스펙은 다음 url을 참조하시길 바랍니다. https://www.xilinx.com/products/intellectual-property/smpte_sdi.html#documentation
서*준2018-03-13 오전 11:21:38
PC에 장착되는 카메라 이미지 그래버 보드 관련 솔루션 KIT가 있나요?
xilinx22018.03.13
카메라 이미지 그래버 보드 에 특화된 레퍼런스 보드는 없습니다. 다만 PCIe를 이용한 알고리즘 가속화툴 (SDAccel)과 보드는 있습니다. SDAccel 레퍼런스 보드 및 정보는 다음 url에서 확인하시길 바랍니다. https://www.xilinx.com/products/design-tools/software-zone/sdaccel.html#boardskits