왜 내 회로는 불안정한가? TI로 풀어보는 저잡음 설계 해법

2026-04-16 14:00~15:00

e4ds / 조성재 교수

웨비나정보 웨비나Q&A

이*재2026-04-16 오후 2:48:42
그리고 노이즈 문제 발생 시, 오실로스코프 vs 스펙트럼 분석기 중 무엇을 먼저 봐야 하나요?
e4ds2026.04.16
좋은 질문 감사합니다. 해당 질문은 추후 교수님께 답변을 받아 전달 드릴 수 있도록 하겠습니다.
e4ds2026.04.22
노이즈 발생시 노이즈의 발생 원인을 먼저 파악하는 것이 중요합니다. 노이즈의 원인으로는 무선에 의한 잡음, 유선을 통한 잡음, 전원 자체의 잡음, 패턴에 의한 잡음, 부품 자체의 잡음등이 있는데 이의 원인을 파악하기 위해서는 먼저 오실로스코프를 통한 분석을 한후에 필요하다면 스펙트럼 분석기를 사용할수도 있습니다.
이*재2026-04-16 오후 2:47:33
데이터시트 기준으로는 안정한 회로인데, 실제 PCB에서는 발진이나 노이즈가 발생하는 경우가 많은데, 이론과 실측 간 괴리를 만드는 가장 큰 원인은 무엇인가요?
e4ds2026.04.16
좋은 질문 감사합니다. 해당 질문은 추후 교수님께 답변을 받아 전달 드릴 수 있도록 하겠습니다.
e4ds2026.04.16
좋은 질문 감사합니다. 해당 질문은 추후 교수님께 답변을 받아 전달 드릴 수 있도록 하겠습니다.
e4ds2026.04.22
발진은 기생 커패시턴스와 패턴간의 간섭, 무선으로 인한 피드백, 전원을 통한 피드백 등과 같은 다양한 원인이 있고 특히 고이득에서 발진이 일어날 가능성이 있습니다. 노이즈 문제는 데이터시트나 시뮬레이션으로 잡을수 있는 문제가 아닙니다. 아래의 노이즈 발생 원인을 참고하시기 바랍니다.
이*규2026-04-16 오후 2:46:33
미세 전류 측정을 위한 IV Converter 설계 시 전원의 안정성이 감도에 직결되는데, 온도 변화에 따른 전원 드리프트(Drift)가 측정 오차에 미치는 영향을 최소화할 수 있는 TI만의 전압 레퍼런스(Reference) 설계 노하우가 궁금합니다
e4ds2026.04.16
좋은 질문 감사합니다. 해당 질문은 추후 교수님께 답변을 받아 전달 드릴 수 있도록 하겠습니다.
이*규2026-04-16 오후 2:46:03
개별 소자(OP AMP, ADC)는 저잡음 특성이 훌륭해도 전원단에서 노이즈가 유입되면 무용지물인 것 같습니다. TI에서 제공하는 시뮬레이션 툴(예: WEBENCH)을 활용해 전원 노이즈가 아날로그 신호 체인 전체에 미치는 영향을 사전에 검증해 볼 수 있는 방법이 있나요?
e4ds2026.04.16
좋은 질문 감사합니다. 해당 질문은 추후 교수님께 답변을 받아 전달 드릴 수 있도록 하겠습니다.
이*규2026-04-16 오후 2:45:29
고감도 센서 회로에서 효율을 위해 스위칭 레귤레이터를 사용하고 싶지만, 스위칭 노이즈가 미세 전류(pA) 측정에 치명적일까 봐 우려됩니다. TI의 최신 전원 솔루션 중 스위칭 노이즈를 LDO 수준으로 억제하면서도 고효율을 유지할 수 있는 하이브리드 설계 기법이나 추천하시는 토폴로지가 있나요?
e4ds2026.04.16
좋은 질문 감사합니다. 해당 질문은 추후 교수님께 답변을 받아 전달 드릴 수 있도록 하겠습니다.
e4ds2026.04.22
고감도 센서회로에서는 가능한 Linear Regulator를 사용하여야 합니다.
생조**2026-04-16 오후 2:43:55
반전 입력에서 -VDC를 사용하지 않을 경우 장기 동작에서 발생할 수 있는 문제(오프셋, 왜곡 등)는 어떤 것들이 있을까요?
e4ds2026.04.16
좋은 질문 감사합니다. 해당 질문은 추후 교수님께 답변을 받아 전달 드릴 수 있도록 하겠습니다.
e4ds2026.04.22
이것은 개인적인 사견인데 -전원을 사용하지 않을 경우에만 발생하는 문제라고 보여지지 않습니다.
이*훈2026-04-16 오후 2:35:40
혹시 반전(네거티브)입력시 꼭 -VDC(역전압)인가를해야되나요? 안해도 표현이 되는거같은데 이해가 안가긴합니다.
e4ds2026.04.16
좋은 질문 감사합니다. 해당 질문은 추후 교수님께 답변을 받아 전달 드릴 수 있도록 하겠습니다.
e4ds2026.04.22
회로 설계에 따라 다를수 있지만 negative 입력이라고 해서 반드시 -전원을 필요하지는 않습니다. 반전 증폭기를 사용하여 positve 신호로 만들수 있기 때문입니다.
백*인2026-04-16 오후 2:35:07
PCB 사이즈가 점점 축소되고 있어, 설계 난이도가 점점 높아지고 있습니다. 다층 Layer 설계가 EMC 측면에서 유리한가요? 불리한가요?
e4ds2026.04.16
좋은 질문 감사합니다. 해당 질문은 추후 교수님께 답변을 받아 전달 드릴 수 있도록 하겠습니다.
e4ds2026.04.22
이것은 일률적으로 다층 Layer 설계가 좋다고 말할수는 없지만 다층이 되면 전원과 GND를 보강할수 있기 때문에 유리할수 있습니다.
주*원2026-04-16 오후 2:32:06
입력 커패시턴스 영향: "반전/비반전 증폭기 설계 시 입력단 기생 커패시턴스($C_{in}$)에 의한 불안정성을 제거하기 위해 피드백 커패시터($C_f$)를 추가하는 최적의 가이드라인이 궁금합니다."
e4ds2026.04.16
좋은 질문 감사합니다. 해당 질문은 추후 교수님께 답변을 받아 전달 드릴 수 있도록 하겠습니다.
e4ds2026.04.22
피드백 커패시터를 추가하는 것은 Miller effect로 인하여 입력 커패시턴스를 키워서 입력 기생커패시턴스를 무시하는 방법인 동시에 피드백 저항과 함께 차단주파수를 낮추어 고주파 발진을 없애주는 방법이기 때문에 최적의 가이드라인이라기 보다는 노이즈와 발진주파수에 따라 적절히 정하면 됩니다.