2026년 08월 12일(수)
웨비나

FPGA기반 애플리케이션의 DSP 설계 하는 방법

2010.12.07 10:30~11:00 나희석 차장 / ALTERA

  • 2010-12-07T11:02:08.000Z

    궁금한것이 있는데요.. DSP block의 위치가 디바이스 내부에서 하드웨어적으로 고정

  • 2010-12-07T11:03:16.000Z

    예, 모두 고정되어 있습니다. 따라서, P&

  • 심승보2010-12-07T11:00:18.000Z

    점더 설게에 첨으로 접근할수 있는

  • 2010-12-07T11:06:41.000Z

    http://cafe.naver.com/alteratown.cafe 카페에 가입하시면, 좋은 자료들이 많

  • 민준기2010-12-07T10:58:26.000Z

    Altera와 Xillinx 속도의 차이

  • 2010-12-07T11:01:17.000Z

    속도 차이는 디바이스 종류 마다 Altera가 빠를때가 있고 Xilinx가 빠를때도 있습니다. 그러나, 최근에 나온 디바이스인 SIV 의 경우 V6와 비

  • Dong-wook Shin2010-12-07T10:53:47.000Z

    Video IP는 무료인

  • 2010-12-07T10:56:12.000Z

    ALTERA의 Video and Image Processing (VIP) Suite MegaCore Functions (http://www.altera.com/products/ip/dsp/image_video_processing/m-alt-vipsuite.html) 은 유료로 제공됩니다. 하지만 Free evaluation이 지원되는 IP이므로 구매 전에

  • Dong-wook Shin2010-12-07T10:50:55.000Z

    Video Framework에서 4:2:2 포멧의 Deinterlacing 해주는

  • 2010-12-07T10:52:42.000Z

    예 알테라의 VIP suit에 deinterlacing IP가 있습니다. 입력 format도 converter를 이

  • 허성현2010-12-07T10:43:27.000Z

    DSP코어가 내장되어 있다는 건가요? FPGA만으로

  • 2010-12-07T10:45:17.000Z

    DSP 연산에서 많이 필요한 덧셈기와 곱셈기가 준비되어 필요한 연산 알고리즘을 logic을 사용하여

  • 2010-12-07T10:38:31.000Z

    현재 저희가 디지털 중계기를 설계중인데요.. 최대 동작

  • 2010-12-07T10:56:31.000Z

    일반적으로 중계기에서는 가격과 파워 때문에 AIIGX나 Cyclone계열을 많이 사용합니다. 이 계열의 경우 성능이 Stratix계열 보다는 느립니다. 그리고, 중계기

  • 2010-12-07T10:59:34.000Z

    안녕하세요. 디바이스마다 조금씩 차이가 있습니다. 보통 18x18 MAC 연산을 기준으로 보자면, cyclone III 160MHz~190MHz Arria II GX는 200M~300M, Stratix IV는 380MHz~490MHz

  • 무명2010-12-07T10:36:14.000Z

    예전에 AVRㅁㄴ 사용해봤던 유저인데, 금번에 프로젝트로 DSP를 사용해야되는데요, 혹시 FullBri

  • 2010-12-07T10:53:19.000Z

    FullBridge가 무엇

  • Dong-wook Shin2010-12-07T10:29:32.000Z

    xilinx도 ChipScope가 있는데..

  • 2010-12-07T10:42:52.000Z

    signal Tap analyzer 가 있습

  • 2010-12-07T10:27:33.000Z

    저는 지금 Xilinx의 System generator를 사용하고 있는데요.. 그와

  • 2010-12-07T10:39:01.000Z

    안녕하세요... 현재 접속 상태가 좋지 않아
1