SoCFPGA를 이용한 알고리즘 가속(소프트웨어 엔지니어들을 위한)

2014-05-20 10:30~15:00

ALTERA / 정지원 차장

웨비나정보 웨비나Q&A

김*호2014-05-20 오전 10:53:51
알테라 툴에서 OpenOCD 디버거는 지원하지 않나요?
altera12014.05.20
확인 후 연락드리겠습니다. jeffjeong@axios.co.kr으로 문의 부탁드립니다.
정*식2014-05-20 오전 10:53:44
ARM의 표준 인터페이스로 디자인된 인터페이스를 Qsys를 이용해 SoCFPGA에 구현 가능한가요?
altera12014.05.20
AMBA protocol을 Qsys에서 지원하기에 가능합니다.
안*수2014-05-20 오전 10:53:34
ARM과 FPGA를 따로 따로 동시에 접근이 가능한가요? 두명의 엔지니어가 각각 동시에 디버깅이 가능한지 궁금합니다.
altera12014.05.20
네 만약 JTAG회로를 별도로 구성하시면 가능합니다.
이*용2014-05-20 오전 10:53:12
툴 아답터는 jtag 구성에 따라 별도로 사용해아 하나요
altera12014.05.20
SoC FPGA는 하나의 JTAG header(하나의 JTAG debugger)로 CPU와 FPGA가 동시에 디버깅 가능하므로 별도로 구성하실 필요없습니다.
이*용2014-05-20 오전 10:52:38
one 디바이스와 two 디바이스 툴은 공용으로 사용하는지요
e4ds2014.05.20
메일을 통해 답변해 드리겠습니다. 감사합니다. ^^
이*용2014-05-20 오전 10:51:35
fpga 디버깅용 툴 구성은 어느 아킥텍처로 구성되어 있는지요
altera12014.05.20
기존의 Altera USB blaster를 그대로 사용한다고 생각하시면 됩니다.
김*빈2014-05-20 오전 10:50:56
fpga와 arm 디버깅은 개별적으로 가능한가요? 디버깅 포트 측면에서..
altera12014.05.20
네 가능합니다.
이*용2014-05-20 오전 10:50:51
fpga 와 소프트웨어 디자인 플로워 차이점이 뭐지요
e4ds2014.05.20
메일을 통해 답변해 드리겠습니다. 감사합니다. ^^
김*빈2014-05-20 오전 10:49:56
Realtime 처리가 가능한가요? 평가 방법은 어떻게 하나요?
altera12014.05.20
질의하신 내용에 대해 정확하게 이해를 못했습니다. jeffjeong@axios.co.kr으로 문의주시면 답신 드리겠습니다.
김*호2014-05-20 오전 10:49:47
그게 아니라 디바이스에서 DMA 를 사용하여 L2 캐시에 직접저장하는 통로를 제공한다고 하셨는데 구성도보니 L2 캐시는 FPGA 와 ARM 이 공유하는 구조인데 그경우 ARM/FPGA 는 L2 캐시 액세스 못하고 대기하는 거아닌가 해서 질문드린 겁니다.
altera12014.05.20
네, 말씀하신바와 같이 미시적으로 보면 대기상태로 갈수 있습니다.

1 2 3 4 5 6 7 8 9 10