국내 연구진이 레이저 결정화 공정과 이종 채널 설계를 결합해 3차원 적층 DRAM의 성능 한계를 크게 넘는 성과를 내놨다.

고려대 유현용 교수와 DGIST 권혁준 교수팀은 패턴 기반 무종자 레이저 결정화(PSLC)로 만든 실리콘층(p‑Si)과 산화물 반도체(n‑IGZO)를 수직 적층한 상보형 게인셀(CGC) 구조를 세계 최초로 구현해, 2T0C DRAM의 속도와 감지 능력을 동시에 끌어올렸다고 17일 밝혔다.

연구팀은 레이저 공정을 통해 결정립 크기 32.3µm를 확보했고, 그 결과 정공 이동도는 265 cm²/Vs에 달했다.

또한 기존에 문제로 지적되던 소자 간 용량성 결합(Capacitive Coupling)을 역으로 활용해 전압 증폭 효과를 얻음으로써 센싱 마진을 종전 대비 수십∼수백 배 수준으로 개선했다.

시뮬레이션과 측정 결과 읽기 지연은 약 11.8ns로, IGZO 전용 셀(약 90.1ns)보다 약 7.6배 빠른 것으로 나타났으며, 1,000초 이상의 보존 시간도 확보해 신뢰성도 검증했다.

모든 공정이 400℃ 이하에서 진행돼 하부 로직 손상 없이 메모리 층을 적층할 수 있어 모놀리식 3D(M3D) 통합에 적합하다는 점도 주목된다.

연구진은 이번 기술이 고집적·고성능 메모리와 AI 칩용 메모리 솔루션 상용화에 중요한 전환점이 될 것으로 기대했다.

해당 연구는 VLSI 기술 심포지엄 2026에 채택됐으며, 과기정통부·한국연구재단의 지원을 받아 수행됐다.