웨비나
Isolated DC-DC 컨버터 토폴로지 분석 및 최적의 선택 가이드
김경수2026-09-10T10:50:48.270Z
flayback에서 결합도를 올리면 스파이크성 노이즈가 줄어 들지 않나요?ADI22026-09-10T10:54:17.435Z
맞습니다. 결합도와 SW핀에서 측정되는 전압 스파이크는 관련이 있습니다이상혁2026-09-10T10:50:47.900Z
LT8300 시리즈가 오토모티브 등급인가요??ADI42026-09-10T10:55:05.737Z
오토모티브 등급이 있으며 Ordering Guide에 Part Number 이후에 #W가 붙으면 오토모티브 등급이라고 생각하시면 됩니다. Ex) LT8300ES5#WPBF최성태2026-09-10T10:50:31.825Z
시제품에서는 정상적으로 동작했지만 양산 과정에서 효율이나 발열, 전자파 특성이 달라지는 경우가 있습니다. 절연형 전원 회로에서 이런 양산 편차가 발생하기 쉬운 부분은 어디이고, 설계 단계에서 어떻게 대비하는 것이 좋을까요?ADI12026-09-10T10:54:54.504Z
트랜스포머가 제대로 설계한 결과와 같이 감겼는지가 중요합니다. 일반적으로 single wire 트랜스포머는 코어를 감길때 작업자의 능숙도가 편차를 결정하는데 이를 관리하는 것이 필요합니다. leakage inductance 규격과 SRF 규격을 트랜스포머 업체에서 관리할 수 있도록 사양을 잘 내리는게 필요할 것 같습니다.박서영2026-09-10T10:50:00.240Z
변압기의 크기를 줄이기 위해 스위칭 주파수를 높이는 방법을 사용할 수 있는데, 변압기 크기와 발열 사이에서 적절한 균형을 잡는 방법이 있을까요?ADI12026-09-10T10:52:54.819Z
스위칭 주파수를 높이면 변압기의 크기는 줄일 수 있지만, 트랜스포머 코어에서 발생하는 loss는 커지게 됩니다. 이 때문에 적당한 균형을 잡는 것이 필요합니다. 이 균형을 잡는 방법으로는 loss를 기준으로 core 크기 계산을 하는 것이 필요합니다.김상민2026-09-10T10:48:16.006Z
데이터시트상의 효율과 실제 양산 보드에서 측정되는 효율 사이에 차이가 발생하는 주요 원인은 무엇인지 궁금합니다.ADI42026-09-10T10:51:47.261Z
일반적으로 데이터시트상의 효율은 EVKIT으로 측정을 하고 EVKIT은 PCB Layout이 최적화(Copper 두께, 넓은 pattern 등)되어있습니다. 그래서 PCB Layout에 의한 손실이 가장 크며 인덕터의 DCR 값, MOSFET의 발열로 인한 손실로 인해 더 커질 수 있습니다.최형빈2026-09-10T10:47:58.729Z
실제 양산 제품에서 Flyback과 Forward를 선택하는 가장 중요한 판단 기준은 무엇인가요? 단순히 출력 전력만으로 구분하기 어려운 경계 영역이 있다면 어느 정도인가요?ADI12026-09-10T10:50:16.267Z
flyback과 forward는 입출력 전압의 관계가 중요합니다. 입력 전압이 출력 전압보다 높은 application에서는 forward가 추천되며, 입출력 전압이 갖거나, 출력이 전압이 높다면 flyback사용이 필요합니다.김경수2026-09-10T10:47:53.151Z
flayback airgap에서 노이즈가 많이 발생하는데? 노이즈 방지하기 위해서는 어떻게 해야 하나요?ADI12026-09-10T10:49:03.248Z
Flyback에서 발생하는 노이즈를 줄이기 위해서는 RC snubber를 적용하는 것이 필요합니다. 그리고 트랜스포머와 flyback IC에서 사용하는 mosfet의 drain을 최대한 가까이 붙여야 합니다.정영균2026-09-10T10:47:10.695Z
전류센싱방식중에 opto-커플러 방식이 내구성 문제가 있다고 하셨는데, 시간이 지나면서 문제가 있다는 건지요?ADI22026-09-10T10:48:34.239Z
맞습니다. 일반적으로 opto coupler 은 시간이 지남에 따라 내부 특성의 변화가 있는 부품으로 이해할수 있습니다조재영2026-09-10T10:44:44.516Z
혹시 Ai 를 사용해서 개발할 때 ADI 에서 제공하는 편리도구 같은 것이 있나요?ADI42026-09-10T10:47:48.791Z
ADI 홈페이지 오른쪽 위에 AI Search(별3개 모양)에 요구하시는 사양을 넣고 검색하시면 파트를 추천드리고 있습니다. 아직 Beta version이라 계속 업데이트를 진행하고 있습니다. https://www.analog.com/en/index.html김경수2026-09-10T10:43:03.475Z
inter wire capacitance 를 줄이는 방법은 중간에 차폐판을 두면 되지 않나요?ADI12026-09-10T10:45:57.739Z
차폐판을 두면 각 상 간에 고주파 노이즈가 차단되는 장점이 있습니다. 그리고 interwinding capacitance가 분리되어 줄어들 수 있습니다.