장기 운용 인프라 적합 보안 플랫폼 선제적 제공

AI가 FPGA 진입장벽 크게 낮춰 생산성 10배 ↑

양자컴퓨팅 시대를 대비한 보안 강화와 AI 기반 설계 자동화가 반도체 업계의 핵심 과제로 떠오른 가운데, 래티스 반도체가 양자내성암호(PQC)를 지원하는 차세대 보안 FPGA와 생성형 AI 기반 설계 소프트웨어를 동시에 선보이며 ‘보안’과 ‘개발 생산성’이라는 두 축을 공략하고 나섰다. FPGA를 단순 프로그래머블 반도체가 아닌 미래 인프라의 신뢰 기반(Root of Trust) 플랫폼으로 진화시키겠다는 전략이다.

래티스 반도체는 15일 온라인 기자간담회를 열고 새로운 보안 제어 FPGA 제품군 ‘Mach-N2’와 AI 기반 FPGA 개발 툴 ‘Lattice Prompt’를 발표했다.

이번 발표의 초점은 갈수록 복잡해지는 데이터센터와 네트워크 인프라 환경에서 보안성과 개발 효율성을 동시에 높이는 데 맞춰졌다.

발표를 맡은 이기훈 래티스 반도체 이사는 “사이버 공격이 데이터센터, 통신장비, 엣지 디바이스로 확대되는 상황에서 장기 운용 인프라에 적합한 보안 플랫폼을 선제적으로 제공하겠다”고 밝혔다.

새롭게 공개된 Mach-N2는 래티스의 소형 FPGA 플랫폼인 Nexus 2를 기반으로 설계됐다.

최대 220K 시스템 로직셀을 지원하며 PCIe 4.0, 10GbE, 최대 16Gbps SERDES 등 고속 인터페이스를 제공한다.

또한 최대 350MHz급 성능을 지원해 데이터센터와 통신 인프라에서 요구되는 실시간 제어 및 보안 기능 구현에 초점을 맞췄다.

특히 이기훈 이사는 Mach-N2의 가장 큰 차별점으로 양자내성암호 기술을 꼽았다.

제품은 미국 국가안보국(NSA)의 차세대 암호화 기준인 CNSA 2.0을 준수하며 ML-DSA, LMS, XMSS 기반 서명과 ML-KEM 키 교환 기능을 지원한다. 현재 장기 운용 인프라 시장에서는 양자컴퓨터 등장 이후를 대비한 보안 체계 전환이 중요한 과제로 떠오르고 있는데, 래티스는 이를 FPGA 단계에서 해결하겠다는 전략이다.

보안성 강화의 또 다른 축은 통합 플래시 구조다.

Mach-N2는 비휘발성 플래시를 FPGA 내부에 탑재해 외부 플래시 메모리에 대한 물리적 접근 자체를 차단했다.

또한 최대 3개의 설정 이미지를 저장할 수 있어 메인 이미지 손상 시 보조 또는 골든 이미지로 즉시 복구가 가능하다.

이기훈 이사는 이를 통해 보안성과 시스템 가용성을 동시에 확보할 수 있다고 설명했다.

래티스는 전압 및 온도 이상 징후를 감지하는 Anti-Tamper 기능도 새롭게 적용했다.

FPGA가 전원 변동이나 비정상적인 온도 변화를 감지하면 사용자 설계 영역에 인터럽트를 전달하며, 시스템 차단이나 복구 등 대응 방식은 고객이 직접 정의할 수 있다.

이를 통해 물리적 공격이나 장비 변조 시도를 보다 효과적으로 감지할 수 있다.

또한 Mach-N2는 통합 플래시 구조를 활용해 220K 로직셀 기준 30ms 이내 부팅을 구현했다.

이기훈 이사는 경쟁사 제품이 일반적으로 200ms 이상 부팅 시간을 필요로 하는 것과 비교할 때 약 10배 빠른 수준이라고 강조했다.

서버와 네트워크 장비에서 보안 부팅 및 장애 복구 시간이 중요한 만큼 이는 주요 경쟁력으로 평가된다.

래티스는 이미 일부 컴퓨팅 및 통신 분야 고객사에 샘플을 공급했으며, 하이퍼스케일 데이터센터를 포함한 차세대 서버 인프라 시장 진입을 추진하고 있다.

이기훈 이사는 구체적인 양산 시점은 공개하지 않았지만 고객 요구를 반영해 개발된 제품으로 이미 다양한 고객 프로젝트에 적용이 시작됐다고 밝혔다.

이날 함께 공개된 Lattice Prompt는 FPGA 개발 방식을 크게 바꿀 수 있는 AI 기반 설계 도구로 주목받았다.

해당 솔루션은 개발자가 자연어로 요구사항을 입력하면 FPGA 프로젝트 생성부터 RTL 코드 작성, 컴파일, 타이밍 최적화, 시뮬레이션, 비트스트림 생성까지 주요 개발 과정을 자동화한다.

Lattice Prompt는 Claude Code, Cursor, Visual Studio Code 등 다양한 AI 개발 환경과 연동되며 개방형 MCP(Model Context Protocol)를 지원한다.

사용자는 자신이 선호하는 AI 에이전트를 활용하면서 래티스의 설계 툴인 Lattice Radiant와 지식베이스를 결합해 보다 정확한 설계 결과를 얻을 수 있다.

이기훈 이사는 사전 검증 결과 FPGA 설계 생산성이 10배 이상 향상됐다고 밝혔다.

실제로 수개월이 걸리던 개발 작업이 수일 또는 수십 시간 수준으로 단축되는 효과를 확인했으며, FPGA 개발 경험이 없는 소프트웨어 개발자도 Python이나 C 코드를 FPGA용 RTL 코드로 변환해 활용할 수 있었다고 설명했다.

FPGA 전문가들에게는 타이밍 최적화와 반복 설계 작업을 줄여주는 효과가 기대된다.

이기훈 이사는 “AI가 FPGA 설계 과정의 진입장벽을 크게 낮추면서 엔지니어들이 반복 작업보다 혁신적인 시스템 설계에 집중할 수 있는 환경을 제공할 것”이라고 기대했다.