기존 600℃ 이상의 고온 공정이 필요했던 2차원 반도체 제조 분야에서 350℃ 저온 환경으로 공정 온도를 낮추면서도 웨이퍼 10장을 동시에 처리할 수 있는 기술이 국내 연구진에 의해 개발됐다. 이번 성과는 반도체 제조 효율 향상과 함께 차세대 3차원 적층 반도체 기술로의 확장 가능성을 열었다는 점에서 주목할 만하다.

이번 연구는 지능형반도체재료연구센터 김용훈 책임연구원 팀이 수행했다.

기존 2차원 반도체 공정은 고온 환경에서 웨이퍼를 개별 처리하는 방식으로, 생산성에 한계가 있었다.

연구팀은 이를 350℃ 저온 조건으로 낮추면서도 웨이퍼 10장을 동시에 합성하는 데 성공했다고 밝혔다.

공정 온도 저감은 기존 반도체 소자와의 집적 호환성을 높이는 데도 유리한 조건으로 평가된다.

2차원 반도체는 원자 수준의 얇은 두께로 기존 실리콘 기반 반도체의 물리적 한계를 보완할 수 있는 소재로 꼽힌다.

저온 공정과 멀티 웨이퍼 동시 처리 기술이 결합되면 적층 구조 반도체 양산 과정에서의 열 손상 위험을 줄이면서 생산 효율을 높일 수 있다고 연구원은 전했다.