AI 연산 수요가 급증하면서 단일 대형 칩 중심의 반도체 설계 패러다임이 변화하고 있다. 인텔이 미국 뉴멕시코주 생산 시설을 거점으로 첨단 패키징 기술 개발을 본격화하며 차세대 AI 반도체 구현 경쟁에 뛰어들었다.

인텔은 30일 뉴멕시코주 리오랜초(Rio Rancho) 팹 9 생산 시설에서 진행 중인 첨단 칩 패키징 공정의 성과와 현황을 공개했다.

포베로스(Foveros) 스태킹, EMIB(Embedded Multi-Die Interconnect Bridge) 실리콘 브리지, EMIB-T 세 가지 기술을 중심으로 칩렛 연결 확장성과 AI 워크로드 처리 역량을 강화하고 있다고 밝혔다.

리오랜초 시설은 1980년 25명 규모로 출발해 현재 직원 2,700명, 협력사 500여 곳을 갖춘 첨단 패키징 거점으로 성장했다.

팹 9에서 운용 중인 포베로스 공정은 서로 다른 설계 또는 공정 노드를 가진 복수의 칩렛을 실리콘 인터포저에 연결해 하나의 고성능 유닛으로 구성하는 방식이다.

전력 소모가 높은 회로를 효율적인 공정 노드에 배치할 수 있어 노트북 배터리 수명 연장이나 엣지 컴퓨팅 기기의 소형화에 활용될 수 있다고 인텔은 설명했다.

EMIB는 칩 간 연결에 소형 실리콘 브리지를 기판에 직접 내장하는 기술이다.

전체 면적에 실리콘 인터포저를 사용하는 방식 대비 비용 절감이 가능하며, 복수의 칩렛을 하나의 패키지 안에서 연동시킬 수 있다고 전했다.

인텔은 현재 업계 표준의 8배 수준인 패키지 크기를 2028년까지 12배 이상으로 확장할 계획이라고 밝혔다.

2026년 공개된 EMIB-T는 EMIB에 전력 공급 채널을 추가한 구조로, 칩 주변이 아닌 칩에 직접 전력을 전달하는 방식이다.

인텔은 이를 통해 최신 고대역폭메모리(HBM) 운용에 필요한 전력 효율성과 신호 라우팅 성능이 향상됐다고 밝혔다.

또한 다양한 공급사의 칩렛을 조합해 대형 기판 위에 구성할 수 있어 대규모 AI 엔진 구축에 유연하게 대응할 수 있다고 설명했다.

케이티 프라우티(Katie Prouty) 팹 9 첨단 패키징 시설 매니저는 “일부 고객들은 첨단 패키징을 위해 인텔을 가장 먼저 찾아온다”며 “고객들에게 성공적으로 제품을 제공하면 파운드리로서 인텔에 대한 신뢰가 더욱 커질 것”이라고 말했다.