무선 기지국 시스템 설계의 새로운 접근: ADRV906x(Samana) 기반 통합 플랫폼 구조

기사입력2026.06.23 22:46

요약

5G의 O-RAN Split 7.2x 구조는 프론트홀 처리량을 줄이는 대신 Low-PHY 연산을 RU(Radio Unit)로 옮겼다. 그러나 타워에 설치되는 RU는 소형·저전력·저비용이어야 하므로, 여러 FPGA로 연산을 받아내는 기존 방식은 전력(50W 초과)과 비용, 무게를 끌어올린다. ADRV906x(Samana)는 Radio, DFE(디지털 프론트엔드), Low-PHY, 이더넷, 보안, Linux 구동 프로세서를 16nm 단일 SoC에 통합해 FPGA를 제거했다. 그 결과 TDD 4Tx/4Rx, 200MHz 캐리어 대역폭, 70/30 DL/UL 비율 조건에서 총 소비전력 15W로 동작하고 최대 30%의 BOM 비용 절감이 가능하며, DPD와 PIM 캔슬레이션으로 송신 선형성과 수신 성능을 함께 확보한다. 본 백서는 이 통합 구조의 인과와 성능 검증 결과, 그리고 적용 경계를 정리한다.

1. 배경: 기능 분할과 프론트홀 병목

무선 기지국 설계자는 하나의 축을 두고 선택을 강요받는다. 라디오 액세스 네트워크(RAN)는 RU(Radio Unit), DU(Distributed Unit), CU(Central Unit)의 세 블록으로 구성되며, 물리계층(PHY) 기능을 어느 블록에 배치하느냐에 따라 프론트홀(fronthaul) 전송 부담과 RU의 복잡도가 서로 반대 방향으로 움직이기 때문이다.

4G LTE에서 쓰인 Split-8 구조에서는 시간 영역 I/Q 샘플을 CPRI 프로토콜로 기저대역 장비에 그대로 보낸다. 이 방식은 20MHz 캐리어 하나를 4Tx/4Rx로 구성해도 5Gbps의 프론트홀 용량을 요구한다. 그래서 채널 대역폭이 넓어지고 송수신 체인 수가 늘어난 5G에서는 Split-8이 비현실적이 된다. 그 결과 Low-PHY 처리를 DU에서 RU로 옮기고 주파수 영역 I/Q 데이터를 eCPRI 프로토콜로 전달하는 Split 7.2x 구조가 도입되었다. 실제 사용자 데이터가 매핑된 자원에 해당하는 샘플만 전달하면 되므로 프론트홀 처리량이 크게 줄어든다.

그러나 이 선택은 공짜가 아니다. Low-PHY가 RU로 내려오면서 RU가 처리해야 할 연산량이 크게 늘었고, RU는 기지국 타워에 설치되는 장비이므로 소형·경량, 저전력, 비용 최적화라는 요구를 동시에 만족해야 한다. 프론트홀 부담을 덜기 위해 RU에 연산을 더할수록 RU의 전력·비용 제약은 더 조여진다. 이것이 본 백서가 다루는 핵심 긴장이다. 그림 1은 분할 지점에 따라 프론트홀 처리량 요구가 어떻게 달라지는지를 보여준다. 참고로 커버리지와 용량 요구가 제한적인 스몰셀에서는 RU와 DU를 한 장비에 두는 Split 6가 오히려 효율적일 수 있다.

발표자료 2페이지 — 그림 1. RAN 구성 블록과 기능 분할 옵션. 분할 지점이 PHY에 가까울수록 프론트홀 처리량 요구가 커진다.

2. O-RAN 오픈 프론트홀과 RU의 역할 확대

RU로 내려온 연산을 어떤 인터페이스로 받아내는가가 다음 질문이다. O-RAN 얼라이언스는 RAN을 개방적이고 지능적이며 가상화된 시스템으로 전환하는 것을 목표로 블록 간 인터페이스를 표준화했고, 그 결과 서로 다른 벤더의 RU, DU, CU를 조합하는 멀티벤더 구성이 가능해졌다. 공급망 다변화, 비용 절감, 혁신 확대가 이 표준화의 동기다.

이 구조에서 RU와 DU 사이의 인터페이스가 오픈 프론트홀(Open Fronthaul)이며, 이더넷 기반 프로토콜인 eCPRI 위에 네 개의 플레인을 정의한다. U-Plane은 주파수 영역 I/Q 데이터를, C-Plane은 I/Q 샘플의 안테나 포트 매핑 같은 실시간 제어 정보를, S-Plane은 IEEE 1588 기반 PTP(Precision Time Protocol) 시간 동기를, M-Plane은 무선 설정 등 비실시간 관리 정보를 나른다. 그림 2가 이 인터페이스 구성을 보여준다.

그 결과 RU는 더 이상 단순한 RF 장비가 아니다. 이더넷 패킷 처리와 보안, PTP 동기, 주파수 영역 데이터를 시간 영역 파형으로 바꾸는 Low-PHY 처리까지 떠안는 장비가 되었다. ADRV906x(Samana)는 O-RAN Split 7.2a 표준을 준수하는 eCPRI 프론트홀 인터페이스를 칩에 통합하며, O-RAN 표준의 필수(mandatory) 항목 전체와 다수의 옵션 항목을 지원하고 이미 복수의 고객 시스템에서 상용화되었다.

발표자료 5페이지 — 그림 2. O-RAN 오픈 프론트홀 인터페이스. eCPRI 기반으로 U/C/S/M 네 개 플레인이 RU와 DU를 연결한다.

3. FPGA 기반 구현의 한계와 단일 칩 통합

RU에 요구되는 기능이 늘어난 상황에서 기존의 대응은 FPGA였다. Low-PHY와 eCPRI, DFE(CFR·DPD·DUC/DDC), PIM 보정과 MACsec을 각각의 FPGA에 나누어 구현하고 별도의 RF 트랜시버를 붙이는 방식이다. 이 접근은 기능 요구를 채울 수는 있으나 비용과 전력(50W 초과)을 끌어올리고, 전력은 다시 방열 구조와 장비 무게로 이어진다. 여기에 고객이 직접 짊어져야 하는 IP 통합 부담도 크다.

Samana는 이 문제를 통합으로 푼다. Radio, DFE, Low-PHY, 이더넷, 보안, 그리고 Linux가 구동되는 프로세서까지 하나의 SoC에 집적하여 FPGA를 제거했다. 그 결과 TDD 4Tx/4Rx, 200MHz 캐리어 대역폭, 70/30 DL/UL 비율 조건에서 총 소비전력 15W로 동작하며, FPGA 제거를 통해 최대 30%의 BOM 비용 절감이 가능하다. Low-PHY용 FPGA, 보드 전체 제어용 CPU, 칩 간 JESD 인터페이스가 모두 사라지므로 설계 복잡도와 보드 구성도 함께 단순해진다. 그림 3이 두 구현 방식을 비교한다.

물론 전용 SoC로의 통합은 FPGA가 제공하던 재구성 유연성을 포기하는 선택이다. 이에 대해 발표자는 Split 7.2 표준이 사실상 고정 단계에 이르렀고 신규 기능 추가는 소프트웨어 업데이트로 대응할 수 있도록 설계했다고 설명했다. 표준이 안정화된 시점이기에 성립하는 트레이드오프로 볼 수 있다.

발표자료 4페이지 — 그림 3. FPGA 기반 RU 구현과 Samana 단일 칩 구현의 비교.
15W는 TDD 4Tx/4Rx, 200MHz 캐리어 대역폭, 70/30 DL/UL 비율 조건의 값이다.

4. 통합 구조와 신호 경로

단일 칩이 실제로 무엇을 담고 있는지를 본다. Samana 내부는 데이터가 흐르는 순서대로 이더넷, 보안, Low-PHY, DFE, 라디오 프론트엔드의 다섯 영역으로 구성된다. 다운링크 기준으로 DU에서 온 eCPRI 패킷은 이더넷 PHY/MAC과 내장 이더넷 스위치를 지나고, 암호화된 패킷은 MACsec 블록에서 복호화된다. Low-PHY에서는 주파수 영역 I/Q 데이터가 iFFT와 CP(Cyclic Prefix) 삽입을 거쳐 시간 영역 OFDM 파형으로 변환되며, I/Q 압축·해제, 위상 보상과 실시간 자율 안테나 캘리브레이션, SSB·PRACH·NB-IoT 보조 경로 처리가 함께 수행된다. DFE에서는 밴드·캐리어 단위 DUC/DDC와 CFR, DPD, PIM 보정이 이루어지고, 마지막으로 DAC와 라디오 프론트엔드를 거쳐 RF 신호로 송신된다. 업링크는 이 경로의 역순이다. 그림 4의 블록도가 이 경로 전체를 보여준다.

이 경로의 처리 방식은 실시간 스트림이다. 모든 데이터 스트림은 메모리를 거치지 않고 연속 처리되며, 메모리는 디버깅이나 DPD 적응을 위해 신호를 캡처해 쌓고 처리한 뒤 버리는 용도로만 쓰인다. 그래서 100MHz NR 1 캐리어 기준 전체 처리 지연은 수십 µs 수준이며, eCPRI의 결정적(deterministic) 지연, Low-PHY, 채널 필터 계수, CFR 스테이지 등 지연 요소별로 조절이 가능하다. 제어는 Linux가 구동되는 쿼드코어 ARM A55가 맡아 M-Plane·S-Plane 처리와 DFE 적응을 수행한다.

주요 사양은 표 1과 같다. 디지털에서 한 번에 처리 가능한 순시 대역폭(IBW)은 660MHz이고, DPD를 포함한 DFE 처리를 위한 캐리어 배치는 400MHz 점유 대역폭(OBW) 안에서 이루어지며, 경로당 8 캐리어까지 지원한다.

항목	지원 내용
안테나 구성	4T4R, 8T8R로 확장 가능(16nm 공정)
에어 인터페이스	NR FR1, LTE, NB-IoT. 기능 분할은 Split 7.2x Category A
대역폭	순시 대역폭 660MHz, 점유 대역폭 400MHz
RF 인터페이스	4T4R1O, 400MHz~7.125GHz
프론트홀	2 x 10/25G 이더넷, O-RAN 준수 eCPRI
동기화	IEEE 1588 PTP 또는 1pps+ToD, SyncE

표 1. ADRV906x(Samana) 주요 사양. DPD 서브시스템은 Gen6로 LDMOS/GaAs/GaN PA(40W 초과)를 지원한다.

발표자료 7페이지 — 그림 4. Samana 상세 블록도. 이더넷, 보안, Low-PHY, DFE, 라디오 프론트엔드가 단일 칩 안에 배치된다.

5. 송신 선형화: CFR과 DPD

통합된 DFE가 풀어야 할 첫 번째 문제는 송신 선형성이다. PA(전력 증폭기)는 효율을 높이기 위해 포화 영역 가까이에서 동작시키는데, 그러면 비선형 왜곡으로 스펙트럼이 인접 채널로 퍼지면서 ACLR과 EVM이 악화된다. Samana는 두 단계로 대응한다. 먼저 CFR(Crest Factor Reduction)이 PAPR이 높은 OFDM 신호의 피크를 줄여 PA가 과도한 포화 영역에 들어가는 것을 막고, 이어서 DPD(Digital Predistortion)가 PA의 역특성을 입력 신호에 미리 적용해 출력이 선형에 가깝게 나오도록 만든다. DPD의 적응은 PA 출력 일부를 ORx 경로로 되받아 관측하고 계수를 갱신하는 피드백 구조로 이루어지며, 계수 갱신은 서비스 중단 없이 적응적으로 수행된다. 그 결과 Doherty 같은 고효율 비선형 PA를 쓰면서도 더 큰 RF 출력으로 넓은 영역을 커버할 수 있고, 시스템 발열이 줄어 방열 구조와 무게를 줄일 수 있다.

ADI의 DPD는 세대를 거치며 보정 범위를 넓혀 왔다. ADRV902x의 일반화 메모리 다항식(GMP)에서 출발해, ADRV904x에서는 주파수 의존 보상을 개선한 DDR(일부 광대역 PA에서 3~4dB ACLR 개선)과 GaN PA의 전하 트랩을 모델링하는 CTC가 더해졌다. ADRV906x에서는 머신러닝 기반 DPD 최적화와 매크로 PA용 샘플 레이트 DPD 구조 확장(여러 매크로 PA에서 최대 5dB의 ACLR·SEM 개선)이 도입되었다. 머신러닝 기반 미드텀 DPD는 기존 SR-DPD 대비 2~3dB의 추가 개선을 제공하며, SR·MT·LT DPD의 결합으로 서로 다른 시간 스케일의 PA 비선형을 함께 보정한다. 내부 하드웨어 가속기 덕분에 8T8R 확장 시에도 수 초 이내 계수 갱신이 가능하고, 통상 2~3회 갱신으로 규격 만족을 목표로 한다.

성능 검증 결과로, B1+B3 광대역 PA를 사용한 매크로 셀 조건에서 출력 49.59dBm, PA 드레인 효율 55.5%, 라인업 효율 51.5%를 유지하면서 ACLR -54.0dBc를 달성했다. 출력을 높이면 선형성이 깨지고 선형성을 맞추면 효율이 떨어지는 통상의 트레이드오프 지점에서 세 지표를 함께 만족한 결과다. 그림 5가 해당 측정 결과다. 다만 이 수치는 특정 PA와 밴드 조합에서의 결과이므로 다른 PA·대역 조건에서는 달라질 수 있다. 전력 효율과 EVM의 균형에 대해서는 EVM 규격을 만족하는 범위에서 최적의 ACLR을 찾는 것이 설계 기준으로 제시되었다.

발표자료 19페이지 — 그림 5. B1+B3 광대역 PA에서의 DPD 성능 측정.
출력 49.59dBm, PA 드레인 효율 55.5%, 라인업 효율 51.5% 조건에서 ACLR -54.0dBc.

6. 수신 보호: PIM 캔슬레이션

송신을 선형화해도 수신을 위협하는 왜곡이 남는다. 둘 이상의 Tx 신호가 케이블, 커넥터, 듀플렉서, 안테나 같은 패시브 소자의 비선형성을 통과하면 수동 상호변조(PIM) 성분이 생성되고, 이 성분이 Rx 대역 안으로 떨어지면 노이즈 플로어가 올라가 수신 감도가 저하된다. Tx와 Rx가 동시에 열려 있는 FDD 시스템, 그리고 캐리어 수가 늘수록 상호변조 조합이 급증하는 멀티밴드 고출력 매크로 시스템에서 특히 심각한 문제다.

Samana는 이 PIM을 디지털 영역에서 제거한다. Tx에서 발생한 신호 성분을 ORx 경로로 관측해 PIM 성분을 모델링한 뒤 Rx 경로에서 디지털 보상을 수행하는 구조다. 같은 밴드 안의 인트라밴드 PIM뿐 아니라 서로 다른 밴드 간의 인터밴드 PIM까지 지원하므로 멀티밴드 환경에서도 유효하며, 펌웨어는 조립(assembly)에 의한 PIM과 안테나 너머(beyond the antenna)에서 발생하는 PIM 이상을 구분해 검출할 수 있다. DPD가 Tx 품질을 개선하는 역할이라면 PIM 캔슬레이션은 Rx 성능을 보호하는 역할이다. 지원 시나리오는 싱글 밴드부터 듀얼 밴드(B20+B8, B28B+B8, B1+B3, B1+B7, B29+B5, B66+B70), 트라이 밴드(B28B+B20+B8, B1+B3+B7, B26+B29+B71), 멀티 프로파일까지이며, 멀티 프로파일에서 Band C와 Band D는 총 4개 Tx 채널을 넘지 않는 범위의 임의 듀얼 밴드 조합이어야 한다.

검증은 베이스밴드 시뮬레이션이 아니라 실제 RF 경로에서 수행되었다. B3 75MHz와 B1 60MHz 신호를 GaN PA(CGHV40030, CGH40090)와 듀얼밴드 듀플렉서, 외부 PIM 소스를 포함한 경로로 송신하고, Rx 경로로 유입된 PIM을 ORx로 관측해 제거하는 셋업이다. 그 결과 B3 Rx 대역의 8~22MHz 구간에서 실효 PIM 보정량(True PIM Correction) 12.7dB가 측정되었다. 그림 6이 보정 전후의 Rx 스펙트럼을 보여준다.

발표자료 24페이지 — 그림 6. PIM 캔슬레이션 측정 결과.B3 Rx 대역 스펙트럼 기준 8~22MHz 구간
True PIM Correction 12.7dB(B3 75MHz + B1 60MHz 송신, GaN PA와 듀플렉서를 포함한 실제 RF 경로 조건).

7. 확장 구조: 멀티밴드, 8T8R 타일링, 데이지 체인

단일 칩 통합의 가치는 한 대의 RU에 그치지 않고 구성의 유연성으로 이어진다. 4T4R Samana 한 개에는 2개의 LO가 있고 400MHz~7.125GHz 범위에서 라우팅할 수 있어, 하나의 사용 사례 안에서 최대 4개의 밴드 프로파일을 운용할 수 있다. 전 채널에 공통 프로파일을 두는 1 x 4T4R, 채널 쌍마다 다른 대역폭 응용을 할당하는 2 x 2T2R, 채널 쌍별로 독립 사용 사례를 두는 4 x 1T1R 구성이 가능하며 TDD와 FDD의 혼합 운용도 지원된다. 다만 멀티밴드 지원은 RF 프론트엔드의 대역폭과 전력 조건에 의해 제한된다. 실제 예로 B1+B3 듀얼밴드 4T4R RU는 기존에 밴드별로 필요하던 두 대의 장비를 한 대로 통합해 더 작고 저전력이며 효율적인 라디오를 만든다.

채널 수가 더 필요하면 칩을 타일링한다. 두 개의 Samana를 칩 간(chip-to-chip) 인터페이스와 내장 이더넷 스위치로 연결하면 외부 FPGA 없이 단일 8T8R RU처럼 동작한다. 프라이머리 칩이 시스템 제어를 맡고 C/U 플레인은 이더넷 스위치로, M/S 플레인은 칩 간 인터페이스로 전달되므로 클로킹과 동기화가 단순해지고 주변 부품 수가 줄며 400MHz 이상의 IBW를 지원한다. 그림 7이 이 타일링 구조를 보여준다.

내장 이더넷 스위치는 프론트홀 구성 자체도 바꾼다. 통상 기지국 타워는 3개 섹터로 구성되고 섹터마다 RU가 배치되는데, 세 RU의 캐리어 대역폭이 단일 25Gbps 파이버에 수용된다는 전제에서 광 포트를 프라이머리 Samana 하나에만 할당하고 나머지 섹터는 내부 스위치를 통한 데이지 체인으로 연결할 수 있다. 두 홉을 거치는 패킷 지연은 약 2µs이고, 중간의 Samana들은 PTP 바운더리 클록으로 동작해 체인 전체의 동기를 유지한다. 그 결과 광 포트와 파이버 수를 줄이는 대신, 체인 구성에 따른 홉 지연과 단일 링크 대역폭 전제를 받아들이는 트레이드오프가 성립한다.

발표자료 11페이지 — 그림 7. 두 개의 Samana를 칩 간 인터페이스와 내장 이더넷 스위치로 연결한 8T8R 멀티밴드 타일링 구조.
외부 FPGA 없이 단일 8T8R로 동작한다.

8. 적용 경계와 결론

Samana가 맡지 않는 것을 분명히 할 필요가 있다. Samana는 Split 7.2x Category A를 지원하며 디지털 빔포밍을 포함하지 않는다. 빔포밍이 필수인 시스템에는 이 분할 범주가 적용되지 않는다. 또한 사용자 수 증가에 따른 스케줄링과 용량 관리는 DU 모뎀의 영역이고, 인접 셀 간 간섭 대응 역시 DU의 관리 기능과 셀 플래닝의 몫이며, 프론트홀 압축(BFP9 외 복수 방식과 무압축을 지원)에 따른 무선 품질 관리도 DU 측 책임으로 구분된다. Samana 자체의 연산 경계는 경로당 8 캐리어, 400MHz OBW다.

조건이 붙는 수치도 다시 짚는다. 총 소비전력 15W는 TDD 4Tx/4Rx, 200MHz 캐리어 대역폭, 70/30 DL/UL 비율 조건의 값이며 구성이 달라지면 값도 달라진다. 멀티밴드 구성은 4T4R당 2개인 LO와 RF 프론트엔드의 대역폭·전력 조건에 의해 제한되고, PIM 캔슬레이션의 멀티 프로파일 구성은 4개 Tx 채널을 초과할 수 없다. DPD 성능 수치 역시 측정에 사용된 PA와 밴드 조합에 종속된다. 운용 측면에서는 캐리어 할당이나 대역폭 변경이 서비스 중단 없이 가능하고, 장애 발생 시 별도 제공되는 디버그·분석 도구가 SerDes, Low-PHY 등의 로그와 에러 코드, 메모리 덤프를 수집해 고장 원인 추정을 지원한다.

처음의 긴장으로 돌아가면, Split 7.2x는 프론트홀 부담을 덜기 위해 연산을 RU로 내렸고 그 대가로 RU의 전력·비용·복잡도 제약이 조여졌다. Samana는 그 연산 전체, 즉 이더넷과 보안, Low-PHY, DFE, 라디오를 16nm 단일 SoC에 통합하고 FPGA를 제거함으로써 이 긴장을 15W(상기 조건)와 최대 30% BOM 절감이라는 수치로 풀어냈다. 빔포밍 없는 Category A RU라는 경계 안에서, 매크로와 멀티밴드 RU 설계자는 프론트홀 효율과 장비 제약을 더 이상 맞바꾸지 않아도 된다.

부록. 웨비나 기술 Q&A

Q1. 메모리를 거쳐 저장 후 처리하는 구조인지, 아니면 데이터가 실시간으로 연속 처리되는 구조인지. 통합 플랫폼 내부에서 IQ 데이터가 어떤 방식으로 전달되는지.: 모든 데이터 스트림은 실시간 처리이므로 메모리를 거치지 않는다. 디버깅이나 DPD 등을 위해서는 신호 흐름을 캡처하여 메모리에 쌓고 처리한 뒤 버리는 작업을 수행한다. 상세 내용은 블록 다이어그램을 참조하면 된다.
Q2. 100MHz 대역폭 기준으로 플랫폼 내부의 전체 처리 지연시간은 어느 정도인지.: 100MHz NR 1 캐리어 기준이라면 전체적으로 수십 µs 수준이다. eCPRI의 결정적(deterministic) 지연, Low-PHY, 채널 필터 계수, CFR 스테이지 등의 지연 요소가 있으며 조절이 가능하다.
Q3. 사용자 수가 증가할 때 연산량이 선형적으로 증가하는 구조인지, 특정 시점부터 급격히 증가하는 구조인지.: 해당 질문은 DU의 모뎀과 관련이 있으며 Samana는 사용자 수 증가와 관련이 없다. 캐리어 수 및 IBW에 따른 DPD 연산량에 관한 질문이라면, 기본적으로 경로당 8 캐리어 및 400MHz OBW 지원에 문제없이 동작한다.
Q4. 전력 증폭기 특성이 변할 경우 실시간으로 보정이 가능한 구조인지.: 가능하다. DPD 기능을 지원하며, 전력 증폭기 출력의 일부를 ORx 포트로 입력받아 비선형성을 보상한다. DPD 모델은 SR DPD, MT DPD, LT DPD가 있으며, 이를 통해 다양한 시간 스케일에서 PA의 비선형성을 보상한다.
Q5. 기존 아키텍처에서는 Low-PHY와 DFE가 개별 SoC나 FPGA에 분산되어 있었는데, 이를 Samana 하나로 통합(Radio·DFE·Low-PHY)했을 때 보드 면적(BOM) 감소율과 발열 제어 측면의 이점은 구체적으로 어느 정도인지.: Low-PHY 처리를 위한 FPGA, 보드 전체 제어를 위한 CPU, 칩 간 인터페이스를 위한 JESD 등이 모두 사라지므로 매우 큰 이점을 갖는다.
Q6. 상용 Open RAN 전개를 위해 O-RAN 7.2x eCPRI 준수가 필수적인데, Samana에 내장된 Low-PHY 스택이 주요 DU 벤더들의 상용 스택과 상호 운용성 테스트를 어디까지 마쳤는지.: O-RAN 표준의 필수(mandatory) 항목 모두를 지원하며, 추가 옵션 항목들도 다수 지원한다. 이미 여러 고객이 사용 중이며 상용화되었다.
Q7. TDD와 FDD가 혼용되거나 Tri-band 같은 복잡한 주파수 조합을 구성할 때, 물리적인 RF 프론트엔드 설계 변경 없이 소프트웨어 설정만으로 어디까지 커버 가능한지.: 4T4R당 2개의 LO, IBW 660MHz, DPD 대역폭 400MHz, 경로당 8CC이므로 이에 맞춰 사용할 수 있다.
Q8. Gen6 ML DPD와 뉴럴 엔진이 탑재되었다고 하는데, 기존 결정론적 DPD 알고리즘 대비 고출력 파워 앰프의 전력 효율을 얼마나 더 향상시킬 수 있는지.: 기존 SR-DPD 6세대 DPD 엔진 지원에 더해 추가로 머신러닝 기반 미드텀 DPD가 지원된다. 즉 일반 SR-DPD에 더해 2~3dB의 추가 개선을 만든다.
Q9. Samana의 내장형 PIM 알고리즘이 광대역(최대 400MHz) 환경에서 실시간으로 신호 왜곡을 보정하는 메커니즘과 그 한계 성능은.: PIMC의 메커니즘은 Tx에서 발생한 신호 성분들에 대해 ORx 경로를 통해 PIM 성분을 모델링한 뒤, 이를 기반으로 Rx 경로에서 디지털 보상을 수행하는 구조다. 또한 인트라밴드뿐만 아니라 인터밴드까지 지원하기 때문에 서로 다른 밴드 간에 발생하는 PIM 성분도 제거가 가능하며, 멀티밴드 환경에서도 효과적인 PIM 캔슬레이션이 가능하다.
Q10. 디지털 빔포머와 연동된 솔루션이 있는지.: Split 7.2 Category A는 디지털 빔포머를 포함하지 않는다.
Q11. DPD Gen6의 경우 TDD 방식에서 어느 정도 속도로 출력 신호가 안정화되는지.: 내부에 하드웨어 가속기도 지원하므로 8T8R 확장 시에도 수 초 이내 업데이트가 가능하다. DPD 알고리즘과 PA 특성과 관련이 있겠지만, 기본적으로 2~3회 업데이트로 규격 만족을 목표로 한다.
Q12. 온도 변화나 장비 노후화로 RF 특성이 변할 때 보정 성능은 어느 정도 유지되는지.: 질문 범위가 넓어 구체적으로 어떤 보정 성능을 의미하는지 명확화가 필요하다.
Q13. DPD 계수를 갱신하는 과정에서 서비스 중단 없이 업데이트가 가능한지.: 서비스 중단 없이 업데이트가 가능하다. DPD 계수 업데이트는 적응적(adaptive)으로 수행된다.
Q14. O-RAN 7.2x 구조를 고려했을 때 현재 플랫폼은 어느 위치까지 통합하고 있는지. 기존 DU-RU 구조와 비교해 어떤 차별점이 있는지.: 현재 5G RU에서 차용된 O-RAN Split 7.2x 구조를 원칩 솔루션으로 적용할 수 있다. 기존 RU는 각각의 기능 블록(DFE, Low-PHY, Radio)에 대해 FPGA와 RFIC 등 여러 개의 칩을 사용하여 구현했지만, Samana는 단일 칩으로 대응 가능하다. 추가로 전력 소모 및 시스템 복잡도를 낮춘 것이 차별점이다.
Q15. 프론트홀 데이터 압축을 사용하는 경우 무선 품질 저하를 어떻게 관리하는지.: 압축은 BFP9 외 몇 가지를 추가 지원하며 무압축도 지원한다. 품질 저하 관리는 DU의 영역으로 볼 수 있다.
Q16. 향후 O-RAN 표준 변경이나 신규 기능 추가 시 소프트웨어 업데이트만으로 대응 가능한 구조인지.: Split 7.2는 거의 고정되었다. 그리고 신규 기능 추가 시 소프트웨어 업데이트 등을 고려하여 설계되었다.
Q17. 통합 플랫폼에서 장애가 발생했을 때 Radio 문제인지, PHY 문제인지, RF 문제인지 어떻게 구분하는지.: 이 세션에서 다루지는 않았지만, 디버그·분석 도구를 별도로 제공한다. 필드에서 문제 발생 시 관련 모든 로그 및 덤프 데이터를 받을 수 있으며, 분석 도구는 이 데이터에 기반하여 AI로 고장 원인을 추정한다.
Q18. 소프트웨어 업그레이드 시 서비스 중단 시간을 최소화하기 위한 기능이 있는지.: 전체 패키지 업데이트와 캐리어 할당·대역폭 변경은 구분된다. 캐리어 할당이나 대역폭 변경의 경우 서비스 중단 없이 변경되는 기능을 지원한다.
Q19. 다중 셀 환경에서 인접 셀 간 간섭에 대한 대응 기능이 PHY 수준에서 제공되는지.: 해당 내용은 DU에서 관리해야 할 기능으로 판단된다. 셀 플래닝을 통해 영향을 최소화해야 한다.
Q20. TDD 환경에서 업링크 채널 정보를 이용한 빔포밍과 FDD 환경에서의 빔포밍 전략이 동일한지.: 기본적으로 Samana는 Split 7.2 Category A를 지원하며 빔포밍을 지원하지 않는다.
Q21. 원격 장애 분석을 위해 제공되는 디버깅 기능은 어떤 것이 있는지.: SerDes, Low-PHY 등의 로그 및 에러 코드, 메모리 덤프 등 전체를 덤프한다.
Q22. O-RAN 구조로 전환되면서 기존 전용 장비 기반 설계와 비교해 개방형 구조에서 가장 크게 달라지는 설계 기준은 무엇인지.: O-RAN의 지향점 관점에서 보면 eCPRI로의 전환에 따른 이더넷 기반으로의 변경을 들 수 있다. 그리고 Split 7.2를 통해 샘플 데이터가 아닌 심볼 데이터를 받게 되므로 데이터 대역폭을 낮춘 부분을 들 수 있다.
Q23. 최신 DPD 기술을 적용했을 때 전력 효율과 EVM 성능을 동시에 만족시키기 위한 설계 기준은 어떻게 잡는지.: EVM 규격을 만족하는 최적의 ACLR을 찾는 방법이 최선이다. 우선 성능 규격은 만족해야 하기 때문이다.
Q24. 광대역 환경에서 DPD 보정 정확도를 유지하기 위해 어떤 알고리즘 구조나 하드웨어 설계가 필요한지.: 광대역에서는 메모리 효과를 포함한 고차 DPD 모델과 ORx 경로 기반의 피드백 구조가 필요하며, 최근에는 머신러닝 기반 DPD를 적용하여 정확도를 향상시키고 있다.