인텔 FPGA 200% 효율성 달성, QII를 이용한 Incremental Compilation 기능 정복하기

Intel / 오승현 과장

웨비나정보 웨비나Q&A

김*숙2017-08-29 오전 11:13:00
블럭 사용은 칩플레너 상에서 집중시키는게 좋은가요? 아니면 골고루 분포시키는게 좋은가요?
Intel22017.08.29
장단점은 있습니다. critical path에 대한 boundary를 잡을 경우 timing에 merit가 있을 것입니다.
이*열2017-08-29 오전 11:08:46
"최적의 위치가 겹치는 경우, 겹치도록 설정하고 다른영역이 내부에 사용할 수 있도록 설정하면 된다"고 하셨는데 무엇을 말씀하시는지 자세히 설명을 해주시면 고맙겠습니다. 세미나 내용에서는 두 영역을 오버랩핑 하지 말라고 하셨는데, 혹시 어떤 옵션사항을 말씀하시는 건지요?
Intel12017.08.29
네 설정간에는 되도록 겹치지 않도록 설정는것이 좋습니다. 하지만 두 블럭이 꼭 필요하다면 DSP나 RAM이 겹치지 않는 블럭에서 사용하시면 됩니다.
김*숙2017-08-29 오전 11:05:26
컴필레이션 타임이 빨라진다는건 합성하는 과정까지 빨라진다는 의미인지요?
Intel12017.08.29
네 맞습니다.
이*훈2017-08-29 오전 11:03:53
새로운 version의 tools이 컴파일엔진으로서 디자인에 따라 다른 결과가 나타나고...어떤 식의 유익성을 측정해 볼수있나요?
Intel22017.08.29
질문에 대한 의미를 알수가 없습니다. 다시 질문 부탁 드립니다.
김*숙2017-08-29 오전 11:02:23
알테라가 인텔에 병합되었나요?
Intel12017.08.29
네 지금은 인텔로 통합 되었습니다.
이*훈2017-08-29 오전 11:01:41
가성비를 계산해 볼때 이 장비를 들여와 설치할때에 몇%를 향상 시킬수 있을까요?
Intel12017.08.29
시스템마다 다르지만 50%이상 시간이 감소되는 경우가 있습니다.
이*승2017-08-29 오전 11:00:52
컴파일시 구문 자동 저장되는지요? 가끔 컴파일 시 hang이 걸려 강제 종료해야되는 경우가 있더라구요.
intel22017.08.29
컴파일 시 저장 여부를 항상 묻습니다. 저장을 하셨다면 구문은 저장이 됩니다.
장*윤2017-08-29 오전 10:59:54
block 설정하고 디자인이 추가/변경 되면 다시 block 을 늘려줘야되는건가요?
intel32017.08.29
기존에 설정한 파티션은 추가로 설정할 필요는 없지만, 신규로 생성된 블럭을 파티션하고 싶다면 새로 설정하셔야 합니다.
김*주2017-08-29 오전 10:59:40
Incremetal Compilation을 적용시 기존대비 읽고 쓰기 횟수(수명)에 영향을 주는 부분이 있는지요? 블록 변경이 없는 곳에서는 회피할 수 있으므로 쓰고 지우는데 횟수도 늘어날 수 있지 않은지요?!
Intel12017.08.29
Quarutus에서 SOF혹 POF를 생성하기 전에 이루어 지는 단계이므로 device 수명과는 별개입니다.
이*훈2017-08-29 오전 10:59:20
특 장점으로 기억할 수 있다면 몇가지로 정리할수있을까요
Intel22017.08.29
가장 큰 장점은 compilation time을 빠르게 진행하여 생산성을 높힐 수있다는 것입니다. fitting boundary를 manual assign하고 timing critical path의 우선순위를 정하여 compilation time을 줄일 수 있다는 정도로 정리할 수 있습니다.